高速ADC系统中减少数字反馈

输入也会导致数字反溃对称地处理这些输入将保持采样过程或时钟接收器的共模抑制，并降低数字反溃举一个不对称的例子: 将一个大测试焊盘放置在刚好位于ADC 下方的电路板底部的两个输入之一上，而将另一个测试焊盘安放于一定距离之外的另一个输入上，这种做法可以满足线路内测试人员的要求，但这种不对称性将会损害 ADC 性能。如果您必须提供探测，则把测试焊盘并排放置，使信号走线从中穿过，并在这些元件之后靠近 ADC 的地方布设终端。测试焊盘是无引线的电容器，如果这么用，而不是在不同长度的传输线尾端充当起缩短作用的容性组件，那么在 GHz 频率上也许是有益的。

　　避免将一个输入布置在电路板顶面，另一个布置在电路板底面，这听起来也许是显然的事。除了与高频行为有关的非对称，这样的布置还会拾取布满电路板走线的两个平面之间的电位差。

　　甚至不要用层的改变使差分放大器的输出反向。差分放大器的 + 输出不必一定驱动 ADC 的 + 输入，它们是可互换的。就 AC 应用而言，这一般来说没有关系。如果确实有关系，那么在驱动器之前实现。

　　内部数字反馈大部分是一种高频现象。较低的采样率往往不那么成问题，除非到负载的距离增大了。如果从负载返回的反射信号在不到 1/2 个时钟周期内消失，那么它们就不会产生数字反馈。