ADC输入噪声利弊分析

多数情况下，输入噪声越低越好，但在某些情况下，输入噪声实际上有助于实现更高的分辨率。这似乎毫无道理，不过继续阅读本指南，就会明白为什么有些噪声是好的噪声。

折合到输入端噪声(代码跃迁噪声)

实际的ADC在许多方面与理想的ADC有偏差。折合到输入端的噪声肯定不是理想情况下会出现的，它对ADC整体传递函数的影响如图1所示。随着模拟输入电压提高，理想ADC(如图1A所示)保持恒定的输出代码，直至达到跃迁区，此时输出代码即刻跳变为下一个值，并且保持该值，直至达到下一个跃迁区。理论上，理想ADC的代码跃迁噪声为0,跃迁区宽度也等于0.实际的ADC具有一定量的代码跃迁噪声，因此跃迁区宽度取决于折合到输入端噪声的量(如图1B所示)。图1B显示的情况是代码跃迁噪声的宽度约为1个LSB(最低有效位)峰峰值。

图1:代码跃迁噪声(折合到输入端噪声)及其对ADC传递函数的影响

由于电阻噪声和kT/C噪声，所有ADC内部电路都会产生一定量的均方根(RMS)噪声。即使是直流输入信号，此噪声也存在，它是代码跃迁噪声存在的原因。如今通常把代码跃迁噪声称为折合到输入端噪声,而不是直接使用代码跃迁噪声这一说法。折合到输入端噪声通常用ADC输入为直流值时的若干输出样本的直方图来表征。大多数高速或高分辨率ADC的输出为一系列以直流输入标称值为中心的代码(见图2)。为了测量其值，ADC的输入端接地或连接到一个深度去耦的电压源，然后采集大量输出样本并将其表示为直方图(有时也称为接地输入直方图)。由于噪声大致呈高斯分布，因此可以计算直方图的标准差σ,它对应于有效输入均方根噪声。参考文献1详细说明了如何根据直方图数据计算σ值。该均方根噪声虽然可以表示为以ADC满量程输入范围为基准的均方根电压，但惯例是用LSB rms来表示。

图2:折合到输入端噪声对ADC接地输入端直方图的影响(ADC具有少量DNL)

虽然ADC固有的微分非线性(DNL)可能会导致其噪声分布与理想的高斯分布有细微的偏差(图2示例中显示了部分DNL)，但它至少大致呈高斯分布。如果DNL比较大，则应计算多个不同直流输入电压的值，然后求平均值。例如，如果代码分布具有较大且独特的峰值和谷值，则表明ADC设计不佳，或者更有可能的是PCB布局布线错误、接地不良、电源去耦不当(见图3)。当直流输入扫过ADC输入电压范围时，如果分布宽度急剧变化，这也表明存在问题。

图3:设计不佳的ADC和/或布局布线、接地、去耦不当的接地输入端直方图无噪声(无闪烁)代码分辨率

ADC的无噪声代码分辨率是指这样一个位数，如果超过该位数，则无法明确无误地解析各个代码，原因是存在所有ADC都具有的有效输入噪声(或折合到输入端噪声)，如上文所述。该噪声可以表示为均方根量，单位通常是LSB rms.乘以系数6.6可以将均方根噪声转换为峰峰值噪声(用LSB峰峰值表示)。N位ADC的总范围为2NLSB.因此，无噪声采样总数等于：

对无噪声采样数求以2为底的对数可以得到无噪声代码分辨率：

无噪声代码分辨率规格一般与高分辨率-型测量ADC相关，通常是采样速率、数字滤波器带宽和可编程增益放大器(PGA)增益的函数。图4所示为从-型测量ADC AD7730获得的一个典型数据表。

图4:Σ-Δ型ADC AD7730的无噪声代码分辨率

注意，当输出数据速率为50 Hz、输入范围为±10 mV时，无噪声代码分辨率为16.5位(80,000无噪声采样)。这些条件下的建立时间为460 ms,因此该ADC是精密电子秤应用的理想之选。对于适合精密测量应用的高分辨率-型ADC,大部分数据手册都提供了类似的数据。

有时候会利用满量程范围与均方根输入噪声(而非峰峰值噪声)的比值来计算分辨率，该分辨率称为有效分辨率.注意：在相同条件下，有效分辨率比无噪声代码分辨率高log2(6.6)，约2.7位。

有些制造商更愿意规定有效分辨率，而不是无噪声代码分辨率，因为前者的位数较高。用户应仔细检查数据手册，弄清它到底指定哪一种分辨率。

通过数字均值法提高ADC分辨率并降低噪声

折合到输入端噪声的影响可以通过数字均值方法降低。假设一个16位ADC具有15位无噪声分辨率，采样速率为100 kSPS.对于每个输出样本，如果对两个样本进行平均，则有效采样速率降至50 kSPS,SNR提高3 dB,无噪声位数提高到15.5位。如果对四个样本进行平均，则采样速率降至25 kSPS,SNR提高6 dB,无噪声位数提高到16位。

事实上，如果对16个样本进行平均，则输出采样速率降至6.25 kSPS,SNR再提高6 dB,无噪声位数提高到17位。为了利用额外的分辨率,均值算法必须在较大的有效位数上执行。

均值过程还有助于消除ADC传递函数的DN