微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > DAC/比较器架构与集成ADC优势比较

DAC/比较器架构与集成ADC优势比较

时间:02-11 来源:互联网 点击:

字电路。尽管简单并且没有特殊元件,该电路仍具有很好性能。能够可靠地测量端接阻抗并且对于500英尺长的电缆具有5%测量精度。可测量长达2000英尺的开路或短路故障。重要的是,系统(包括显示和数字电路)可在9V碱性电池下工作长达20小时。

  

  图9 该时域反射计的模拟部分采用DAC/比较器代替ADC

  图9中比较器(IC3)采用单电源供电、地电位检测以及仅10ns传输延迟。DAC(IC4)为双通道器件,一方面用于脉冲高度测量,另一方面驱动LCD对比度控制(如图3)。注意DAC为反向驱动;电流输出端连接在一起由经过缓冲的电压基准驱动,基准输入作为电压输出(每路带有一个外部放大器缓冲)。

  利用简单的脉冲单稳态电路(没有列出)驱动Q1基极,利用正向、持续时间为10ns的脉冲依次驱动电缆。电缆的所有反射通过C3耦合到比较器。

  IC5为1.2V输出带隙基准,由放大器IC2d缓冲,为IC4双路DAC提供基准电压。该基准电压被IC2c两倍增益放大器放大后,为比较器同相输入提供2.5V直流电平。DAC A在比较器反相输入端施加一个0至3.8V电压。高于2.5V的电平用来判断正向脉冲高度,低于2.5V的电平用来判断负向脉冲幅度。

  每个输入到传输线的脉冲还经过了数字电路可变延迟线,该延迟线是由计数器控制的20ns延迟单元串接而成。来自数字部分经过延迟的脉冲驱动两个触发器(IC1a和IC1b)的D输入端,触发器由比较器互补TTL输出轮流触发。这样,时间测量取决于返回脉冲和通过延迟线脉冲的竞争:如果D输入比时钟变化到来得早,触发器输出为高;否则,输出为低。

  测量时,将DAC输出设置为最低值并重复调整延迟,直到触发器输出保持为零,读取计数器。同样,测量返回脉冲高度时,重复调整DAC输出直到触发器输出保持为零,然后读取DAC。注意,两个触发器需要捕获正脉冲和负脉冲的前沿。前沿是指正脉冲的上升沿和负脉冲的下降沿;如果两个脉冲施加到一个触发器,脉冲宽度可能产生人们所不期望的延迟。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top