微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 如何利用放大器设计鲁棒高性价比的解决方案一

如何利用放大器设计鲁棒高性价比的解决方案一

时间:09-26 来源:互联网 点击:

当运算放大器的输入电压超过额定输入电压范围,或者在极端情况下,超过放大器的电源电压时,放大器可能发生故障甚至受损。本文讨论过压状况的一些常见原因和影响,为无保护的放大器增加过压保护是如何的麻烦,以及集成过压保护的新型放大器如何能为设计工程师提供紧凑、鲁棒、透明、高性价比的解决方案。

  所有电子器件的可耐受电压都有一个上限,超过上限就会产生影响,轻则导致工作暂时中断或系统闩锁,重则造成永久性损害。特定器件能够耐受的过压量取决于多个因素,包括是否安装或意外接触器件、过压事件的幅度和持续时间、器件的鲁棒性等。

  精密放大器常常是传感器测量信号链中的第一个器件,因而最容易受到过压故障的影响。选择精密放大器时,系统设计师必须了解放大器的 共模输入范围 。在数据手册中,共模输入范围可能是用输入电压范围 (IVR), 测试条件下的 共模抑制比 (CMRR),或以上二者来规定。.

  过压状况的实际原因

  放大器需要两种保护:一是过压保护 用以防止电源时序控制、休眠模式切换和电压尖峰引起的故障;二是 ESD 静电放电)保护,用以防止静电放电 (甚至搬运过程中也可能出现静电放电),引起的故障。 安装后, 器件可能会受系统电源时序控制,导致重复性过压应力。系统设计师必须想方设法使故障电流避开敏感的器件,或者限制故障电流,使其不致于损坏器件。

  在有多个电源电压的复杂分布式电源架构 (DPA)系统中, 电源时序控制可以使系统电路各部分的电源在不同的时间开启和关闭。时序控制不当可能会导致某个器件的某个引脚发生过压或闩锁状况。

  随着人们越来越关注能源效率,许多系统要求实现复杂的休眠 和待机 模式。这意味着,在系统的某些部分已关断的同时,其它部分仍然可能处于上电和活动状态。与电源时序控制一样,这些情况可能会导致无法预测的过压事件,但主要是在输入引脚上。

  许多类型的传感器会产生意想不到的、与它们要测量的物理现象无关的输出尖峰,这类过压状况一般仅影响输入引脚。

  静电放电是一种广为人知的过压事件,常常发生在安装器件之前。它造成的损害非常广泛,以至于业界主要规范,如JESD22-A114D, determine how to test and specify the semiconductor’s 等,不得不明确如何测试和规定半导体耐受各类ESD事件的能力。几乎所有半导体产品都包含某种形式的集成保护器件。应用笔记AN-397“标准线性集成电路的电诱发损坏:最常见起因和防止再发生的相关处理,”是一篇很好的参考文献,详细讨论了这一问题。出现高能脉冲时,ESD单元应进入低阻抗状态。这不会限制输入电流,但能提供到供电轨的低阻抗路径。

  一个简单的案例研究:电源时序控制

  随着混合信号电路变得无处不在,单一PCB上的多电源需求也变得非常普遍。关于新设计需要考虑的一些微妙问题,特别是需要许多不相关的电源时,请参阅应用笔记AN-932 “电源时序控制,”.

  精密放大器可能会成为这种状况的受害者。图1显示了一个配置成差分放大器的运算放大器。放大器通过RSENSE 检测电流,并提供与相应压降成比例的输出。必须采取措施,确保由R3和R4构成的分压器将输入偏置在额定IVR范围内的某处。如果放大器的电源电压不是从VSY, 获得,并且VCC在VSY,之后出现,则A1反相输入端的电压为:

  V– = VSY – (I– × R1) (1)

  其中I–由无电源时A1的输入阻抗决定。如果放大器不包含过压处理设计,则最有可能的电流路径是通过ESD二极管、箝位二极管或寄生二极管流向电源或地。如果此电压超出IVR范围,或者电流超过数据手册规定的 额定最大值,器件可能会受损。

  ADA4091 和 ADA4096, 等过压保护放大器所用的ESD结构不是二极管,而是DIAC 器件(双向“交流二极管”),这使得此类放大器即使没有电源也能承受过压状况。

  

  图1. 差分放大器高端电流传感器。如果VSY 先于VCC,上电,放大器的输入电压或电流可能会超过数据手册规定的最大值

运算放大器中的故障状况

  图2显示了一个N沟道JFET输入级 (J1, J2, R1, and R2), 后接一个第二增益级和输出缓冲器(A1)。当开环放大器在其额定IVR范围内时,差分输入信号 (VIN+ – VIN–)与VDIFF.180度异相。连接为单位增益缓冲器时(如图所示),如果VIN+的共模电压超过放大器的IVRJ1’的栅极-漏极进入未夹断状态并传导整个200 μA级电流。只要J1’的栅极-漏极电压仍然反向偏置VIN+的进一步增加就不会导致 VDIFF变化 (VOUT仍然处于正供电轨). 然而,一旦J1’的栅极-漏极变为正偏,VIN+的进一步增加就会提高A1反相输入端的电压,导致输入信号与 VDIFF之间发生不需要的反相.

  

图2.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top