TD-LTE射频一致性测试系统数字中频单元设计

摘要：针对TD-LTE通信标准测试需求，设计一款可应用于“射频一致性测试”的数字中频处理单元。根据奈奎斯特带通采样原理直接对153.6MHz的TD-LTE/TD-SCDMA中频信号进行模拟与数字的相互转换，在FPGA中实现高效数字上/下变频、移相滤波、多速率插值/抽取、成型滤波、符号同步、高速串行接口和离散傅里叶变换等功能，以正交I、Q信号输出便于后续DSP对其进行软件算法解调和处理。实验结果表明，该方案能有效减少数字上/下变频、插值/抽取资源消耗、增强接收通道的线性动态范围、提高模数转换器的有效分辨率、改善发射/接收通道矢量解调指标，适合作为TD-LTE射频一致性测试系统数字中频处理单元的实施方案。

引言

TD-LTE一致性测试包括“射频一致性测试”、“协议一致性测试”和“无线资源管理(RRM)一致性测试”等，其中“TD-LTE射频一致性测试仪器”在国内还是空白。

本设计来源于国家科技重大专项“TD-LTE射频一致性测试系统”，其中“数字中频处理单元”主要完成目标是：(1)实现TD-LTE(兼容TD-SCDMA)基带信号数字上变频、数字下变频、多速率差值、多速率抽取;(2)采用高速数模转换器实现高中频信号输出;(3)基于谐波采样技术(欠采样)利用高速模数转换器实现高中频信号采集;(4)采用多通道(2×2)MIMO空分复用技术，实现TD-LTE下行100Mbps上行50Mbps;(5)测试例功能：时域信号的RMS检波自动功率控制、开/闭环功率测试(检测)、发射关功率测试/发射开关模板，频域信号的频谱发射模板/占用带宽/邻道泄露抑制比，信号解调的矢量误差幅度、星座图等。

电路设计

数字中频处理单元整体架构设计

数字中频处理单元硬件部分主要由FPGA^[1-5]、DSP、模数转换器(A/D)和数模转换器(D/A)构成。数字中频(IF)处理单元原理框图如图1所示。

上变频与下变频模块设计

上变频(DUC)与下变频(DDC)模块原理相近，采用相同设计方法，在FPGA具体实现上DUC是DDC逆向应用^[6]。

该模块设计根据奈奎斯特带通采样定理：

其中，F_s表示A/D或D/A采样频率，F_c表示载波频率，B表示信号带宽。

本设计A/D转换器工作在谐波采样(欠采样)模式;D/A转换器工作在基带采样(过采样)模式，即中频信号分别位于第三Nyquist区和第一Nyquist区。欠采样与过采样示意图如图2、3所示。

本设计DDC与DUC的Xilinx FPGA实现采用改进型方案，如图4所示结构。

改进型DDC与DUC的FPGA实现方案相对于常规方案简化了算法模型、降低了资源消耗，增强了模块的可靠性与可维护性，在进行IQ调制/解调的同时，使得采样率降为目标采样率的一半。DDC/DUC资源消耗情况如表1所示。

多相数字滤波器幅频、相频传输函数：

公式(3)、(4)表明I路与Q两路具有相同的幅频响应，相频响应群延时相差Ts/2。

多速率抽取与插值模块设计^[7-10]

TD-LTE协议规定基带采样率为30.72MHz，因此DDC之后只需采用一级半带滤波器(Half-band Filter)，即可完成IF信号到基带信号速率转换，抽取器如图5所示。

DUC之前采样率为307.2MHz，因此，插值因子为10，需采用半带滤波器与CIC(Cascaded-integrated-comb Filter)积分级联梳妆滤波器相组合完成插值器功能，插值器如图6所示。

其中，半带滤波器设计应满足公式(5)、(6)、(7)要求，CIC滤波器设计应满足公式(8)要求。

半带滤波器的冲激响应h(k)除了零点(含奇数点)不为零外，其所有的偶数点均为0，所以采用半带滤波器实现采样率变换时，只需一半的计算量，有很高的计算效率，特别适合于信号的实时处理。

H_I为积分器传输函数，H_C为梳妆滤波器传输函数，N为阶数，R为插值因子，M为差分延迟。

积分级联梳妆滤波器(CIC)仅利用加法器、减法器和寄存器，占用资源少，实现简单且速度高。归一化后的抽取/插值半带滤波器频响如图7所示。归一化后的插值CIC滤波器频响如图8所示。

在FPGA中实现半带滤波器与CIC滤波器，RAM资源消耗为零，且乘法器、查找表与寄存器消耗较少，具体资源分布情况如表2所示。

高速串行接口设计

LTE基带信号数据吞吐量较大。本设计根据串行RapidIO协议在FPGA中，分别例化一个4X的SRIO(Serial-RapidIO)核用于基带板和数字中频板之间连接，同时例化1个1X的SRIO核用于数字中频板内部FPGA与DSP连接。

测试例功能模块设计

TS 36.521-1测量规范定义了LTE终端的发射机测试、接收机测试和性能测试的过程和测量方法。其中，终端发射机测试内容包括：(1)开环功率测量(OLP);(2)闭环功率控制(TPC步进量：1/2/3dB);(3)最大/小输出功率测试(APC);(