硅片级可靠性测试详解

氧化膜不同位置的特性，需要设计不同的结构，主要有三种结构：大面积MOS电容，多晶硅梳状电容，有源区梳状电容等。评价氧膜的方法主要有斜坡电压法，恒定电压法以及恒定电流法（用的相对较少）。

　　斜坡电压法

　　测试时使MOS电容处于积累状态，在栅极上的电压从使用电压开始扫描一直到氧化膜击穿为止，击穿点的电压即为击穿电压（Vbd），同时我们还可以得到击穿电量（Qbd）。按照JEDEC标准，用斜坡电压法时，总的测试结构的氧化膜面积要达到一定的要求（比如大于10cm2等）。做完所有样品的测试后，对得到的击穿电压进行分类：

　　● 击穿电压《使用电压：早期失效；

　　● 使用电压《击穿电压

　　● 击穿电压》m×使用电压：本征失效

　　然后计算缺陷密度D：

　　D＝（早期失效数＋可靠性失效数）/总的测试面积；

　　如果D《 D0，则通过；

　　如果D》D0，则没有通过。

　　此外，得到的击穿电量也可以作为判定失效类型的标准，一般当Qbd《0.1C/cm2 就认为是一个失效点，但是当工艺在0.18μm以上，Qbd一般只是作为一个参考，并不作为判定标准，因为Qbd和很多测试因素有关。

恒定电压法

　　在栅极上加恒定的电压，使器件处于积累状态。这就是一般所说的TDDB（time dependent dielectric breakdown ）。经过一段时间后，氧化膜就会击穿，这期间经历的时间就是在该条件下的寿命。在测得三个高于使用电压的电压的寿命后，用一定的模型就可以推得在使用条件下的寿命。推算TDDB寿命的模型主要有两种，E模型和1/E模型。已有的研究表明，在不同的电场下TDDB寿命符合不同的模型，在低场下符合E模型，在高场下符合1/E模型，这就给使用条件下的TDDB寿命的推算带来很大麻烦。为了使用E模型，必须测得在较低电场下的TDDB寿命，但是这样的话就要花费相当大的测试时间，这是目前需要解决的一个问题。

　　热载流子效应

　　随着MOSFET器件尺寸的不断缩小，热载流子效应严重地影响器件与电路地可靠性。对热载流子效应的研究已经成为MOSFET可靠性研究地热点之一。工艺和器件工程是在调整工艺和器件参数时，必须考虑到热载流子效应。薄栅器件热载流子效应引起器件退化的主要因素有三个：1、氧化层中的电荷注入与俘获；2、电子和俘获空穴复合引起的界面态；3、高能粒子打断Si－H键引起的界面态。

　　热载流子效应研究的主要目的之一是建立寿命的可靠性预测模型。在实际运用中，一般有两种模型：Isub 模型和Isub/Id模型。因为对于PMOS，热载流子效应不是非常明显，所有对于PMOS，一般会对其进行阈值电压稳定性或者NBTI （negative bias temperature instability）的测试。对这些项目的测试方法和要求JEDEC标准都给出了较为详细的规定。

　　等离子损伤

　　等离子工艺已经成为现代集成电路制造中不可缺少的一部分。 它具有很多优点，如方向性好，实现温度低，工艺步骤简单等，但同时它也带来很多对MOS器件的电荷损伤。随着栅极氧化膜厚度的减小，这种损伤就越来越不能被忽视。它可以劣化栅极氧化膜的各种电学性能，如：氧化层中的固定电荷密度、界面态密度、平带电压、漏电流等以及和击穿相关的一些参数。导致等离子损伤的本质原因是等离子中正离子和电子分布不均匀。在局部区域，正离子和电子的分布可能是不平衡的，至少在刚开始的时候是可能的，这些非平衡电荷会对非导体表明充电，电荷积累到一定程度后就会发生F-N 电流，造成对栅极氧化层的损伤。而正离子和电子分布不均匀会主要发生在多晶硅和金属刻蚀时以及光刻胶剥离时。

　　已有的研究表明，天线比越大，等离子损伤越厉害。所以对于每种情况（金属、多晶体硅、通孔等），我们要通过评价，最后给出一个结果，说明在多少的天线比以下是安全的，供电路设计工程师参考。这也是设计规则检查（design rule check，DRC）的一部分。

　　除了以上说提到的这些测试项目以外，还有氧化层中可动离子的测试也是目前非常关注的一个项目。

　　结语

　　随着工艺改进速度的不断加快，硅片级可靠性的重要性越来越被体现出来。它可以快速的反映出工艺条件的变化对可靠性的影响，把可靠性整合在工艺开发的整个过程当中。本文在分析硅片级可靠性测试的重要性的基础上，介绍了硅片级可靠性所涉及的各个项目。同时，对各个项目的测试和评价方法也做了详细的分析。通过对硅片级可靠性测试的现状分析可以看出，其测试方法、测试速度及准确性等方面还需要不断改善和提高。