微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 高速模数转换器的转换误差率的解密

高速模数转换器的转换误差率的解密

时间:03-21 来源:互联网 点击:

高速模数转换器(ADC)存在一些固有限制,使其偶尔会在其正常功能以外产生罕见的转换错误。但是,很多实际采样系统不容许存在高ADC转换误差率。因此,量化高速模数转换误差率(CER)的频率和幅度非常重要。

高速或GSPS ADC(每秒千兆采样ADC)相对稀疏出现的转换错误不仅造成其难以检测,而且还使测量过程非常耗时。该持续时间通常超出毫秒范围,达到几小时、几天、几周甚至是几个月。为了帮助消减这一耗时测试负担,可以在一定“置信度”的确定性情况下估算误差率,而仍然保持结果的质量。

误码率(BER)与转换误差率

与串行或并行数字数据传输中BER的数字等效值类似,CER是转换错误数与样本总数之比。但是,BER和CER之间有一些截然不同之处。数字数据流中的BER测试采用长伪随机序列,该序列可于发送器中在传输两端使用常用种子值来启动。接收器预期将收到理想的传输。通过观察接收数据与理想数据的差异,便可精确计算出BER。两端之间伪随机序列数据中的失配(基于种子值)即视为误码。

与CER不同,误差测定不像纯数字比较那么简单。由于ADC转换过程中始终具有小的非线性,另外还存在系统噪声和抖动,因此并非总是能确定预期数据和实际数据之间的确切差异。相反,需要建立误差阈值,用于确定转换错误和具有容许预期噪声的样本之间的界限。这与数字BER不同,并不会对发送和接收的预期数据进行确切比较。相反,首先必须量化样本的误差幅度,然后再确定是转换错误,还是在转换器和系统的预期非线性范围内。ADC后端数字接口的误码率必须低于转换器的内核CER,因此无法忽视。如果并非如此,那么数据输出传输误差将覆盖CER并成为主要误差来源。

亚稳态

高速ADC中造成转换错误的一个常见原因是一种称为亚稳态的现象。高速ADC在将模拟信号转换为数字值的转换过程中,往往会在不同阶段使用多个梯级比较器。如果比较器无法确定模拟输入是高于还是低于其参考点时,就会产生可能导致出现错误代码的亚稳态结果。当两个比较器的输入之差幅度非常小或为零时,就可能发生这种情况,此时无法进行正确比较。由于此错误值会沿着流水线传播,因此ADC可能产生重大的转换错误。

当差分模拟输入为相对较大的正值或负值时,比较器可以快速计算出差值并给出明确决定。当差分值很小或为零时,比较器做出决定所需的持续时间会长很多。如果在此决定点之前比较器输出锁存,则将产生亚稳态结果。

有些设计方案可以减轻这个问题。首先,将比较器的不确定范围设计的非常小,迫使比较器在可能的最大模拟输入条件范围内做出准确决定。但是,这可能造成电路功率和设计尺寸增加。

第二种方法是尽量延迟比较器采样时间,给模拟输入最长的时间建立至已知的比较器输出值。但这种方法存在多个限制,因为延迟最长也只能持续到当前采样时间结束,而后比较器必须继续处理下一次采样。第三种方法是采用智能错误检测和校正算法,该算法会对比较器在高速ADC转换过程后续阶段中引入的不确定性进行数字补偿。当比较器未能在最大允许时间内做出决定时,逻辑可检测到该缺失。然后,此信息可被附加到相关样本上,以便未来进行内部调整。识别出此警报时,可使用后处理步骤在样本从转换器输出前纠正该错误。这可以从图1中的AD9625看出,它是ADI公司的一款12位、2.5GSPS ADC。

  

图1:可在AD9625的模数转换过程内识别比较器的不确定性。在后续步骤中执行校正命令以校正样本,然后再从转换器输出。

置信度

CER置信度(CL)是指在不精确到特定故障率的情况下对未来错误的外推预期。这可减少针对给定CER获取的样本总数,但代价是不能保证100%的确定性。从数学角度来说,要达到绝对100%的确定性,需要取得无限持续时间内的样本。因此,根据行业经验,95%的置信度已经相当接近已知值,并且实现了不确定性和测量时间之间的平衡。如果将测试重复一百次,则有95次可以准确识别误码率。有时工程师会误认为一旦在测试期间检测到误差,该过程就会结束并找到最终的CER。这既不准确也不完整。无论过程中是否有误差,转换误差率及相关的置信度都可以测试。但是,如果在给定置信度下检测到误差,则与没有错误时的样本数相比,必须增加测量的样本数量。

  

以上公式给出了置信度、误码率和样本数之间的自然对数数学关系表达式。式中:N为测量的样本数;CER为转换误码率;CL为置信度;E为检测到的错误数。

未检测到误差时,公式有所简化,右边的项等于零,结果仅取决于左边的项。当CL为95%且未检测到误差时,所需的样本数仅约为预期CER

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top