减少高精度DAC中的加电/断电毛刺脉冲

的是阻性负载为500K，以及满足以下条件时的加电毛刺脉冲曲线：AVSS = 0V, AVDD = 15V, VREF = 0V(排在AVDD之后)，斜升时间 (dt) = 7ms，CPARP 大约为32pF。在方程式 (4) 中，估算出的加电毛刺脉冲为0.34V。

结论

加电/断电毛刺脉冲对系统十分有害。它们的影响只有在系统设计好、进行测试时才会显现出来。因此，有一点很关键，那就是通过仔细检查组件，并使用这篇文中给出的技巧来设计系统，以尽可能减少这些毛刺脉冲。我们已经讨论了形成这些毛刺脉冲的根本原因，并且提出了一个尽可能减少这些毛刺脉冲的板级解决方案。