基于DDS驱动PLL结构的Ka波段频率综合器

3.3 X波段功分器设计

由图1可见，VCO输出信号，一路送入到毫米波倍频，另一路则是为PLL提供混频所需要的本振信号，所以需要设计8.7GHz-8.8GHz功分器。其仿真模型及仿真结果如图3，图4所示。由仿真结果可见，该功分器较好地完成了设计任务。

图3 功分器的仿真模型

图4 功分器的仿真结果

3.4 毫米波4倍频电路设计

毫米波4倍频链路部分，选用毫米波四倍频器和单片放大器放大后输出。

3.5 电路布板

整体上，腔体上下双面布板，腔体正面为锁相环、DDS、电源及控制电路,背面为9.6GHz倍频链、毫米波部分。为了防止各功能模块之间的信号相互干扰,正背面腔体均分腔隔离设计。

4 结论

本文介绍了一种Ka波段频率源的方案和电路仿真设计，该频率源将 DDS 和混频锁相环结合起来，取长补短，使整个系统具有窄步进，捷变频，低相噪，低杂散的特性。