解决开关模式DC-DC转换器的噪声和空间问题的PowerSoC

降噪策略

减少输入交流电流回路的半径。通过在较高频率一侧开关以使用较小尺寸的陶瓷滤波电容，即可达到此目的。同样应注意，如上文所述，开关频率越高，开关损耗也越大。

传导性EMI

传导性EMI有两个主要来源：首先是输入电压干线产生的快速开关输入电流，它会造成电源纹波（差模）和接地弹跳（共模）EMI；其次则是在电路板PCB引线上的电感器磁通泄漏耦合。

降噪策略

●使用大小合适的输入滤波电容供应或过滤高频交流电源，以便尽可能降低电源干线上的电流。

●将输入交流电流回路中的寄生电感和 ESL 降至最低。这可以通过在开关频率较高的一侧操作实现，这样就可以使用低 ESL 的陶瓷电容器，从而缩小回路半径。需要再次强调的是开关频率越高，开关损耗也越高。

●让输入滤波电容的 PCB 引线尽可能短且宽以降低引线电感。

●使用屏蔽式电感器以降低磁漏。

PowerSoC作为降噪策略

Enpirion于2004年推出全球第一个PowerSoC 。PowerSoC在单个IC套件中集成了完整的直流 - 直流转换器，包括控制器、栅极驱动器、MOSFET开关、高频去耦，以及最重要的电感器。大多数 PowerSoC 只需要输入和输出滤波电容，因此整个解决方案既简单又轻巧。

●使用专用的深亚微米高频 LDMOS 既可实现低开关损耗，又能集成整套的控制、驱动和开关元件。低开关损耗可以实现高开关频率，例如 5MHz。

●高密度、高磁导率、小体积的磁性元件可以实现最低的交流损耗和低直流电阻。小体积的磁性元件和磁结构具有自屏蔽特性，可以降低磁漏。高开关频率则允许使用尺寸非常小的电感器。

●高开关频率还允许使用小型的输入和输出滤波电容，这样一来，可以缩小输入和输出交流回路的尺寸，从而降低纹波和 EMI。

●套件布线经过设计可进一步缩小输入和输出交流滤波回路的半径，从而尽可能降低辐射性和传导性 EMI 以及纹波。

●套件设计包括射频技术，旨在尽可能降低内部电路元件内的寄生阻抗以保持套件内的高频交流电源。

PowerSoC结果与离散实现方案

图3–6展示了 PowerSoC 与离散式直流 - 直流转换器实现方案的对比结果。


图3:典型4A大小的转换器解决方案区域对比。PowerSoC（左图）的输入和输出交流电流回路非常小，相当于典型离散式实现方案尺寸的1/7。黄色虚线方框表示PowerSoC尺寸和离散式直流-直流转换器的对比结果。


图4:PowerSoC（左图）与离散式直流-直流转换器实现方案（右图）的输出纹波电压对比。二者使用相同的设备和技术在供应商评估板上测量纹波。测量带宽为500MHz。


图5:辐射性EMI测量结果；CISPR22 B等级3m。左图为PowerSoC，右图为离散式实现方案，均在供应商评估板上测量得出。


图6:输入接地端子上测量的传导性干扰

采用Enpirion PowerSoC的供电Rocket IO应用实例

设计制造的子板插到Virtex 5开发板上（图7）。对采用Enpirion装置驱动的开发板和线性稳压器执行同样的抖动测量。分别测量Enpirion PowerSoC有两级滤波和无两级滤波的效果。抖动测量结果如表1所示。

表1. Rocket IO的抖动测量结果



图7:带Enpirion PowerSoC的子板

结论

对FPGA设计师而言PowerSoC代表强效的新型工具。这种装置能够有效减少从基于线性稳压器的电压转换器向更高效的开关模式转换器转变过程中面临的诸多问题。 PowerSoC具有和线性稳压器相似的覆盖区域，易于设计，同时也拥有开关模式转换器的高效率，却可免去离散式转换器实现方案的噪声和复杂度。

作者:

Michael G. Laflin, 市场总监 Enpirion, Inc.

Austin Lesea,首席工程师 Xilinx, Inc.