基于DM642的铁路路障视频报警系统设计
时间：11-28
来源：互联网
点击：
2.1.4 EMIF内存扩展模块
由于系统主要用于视频图像处理，所以运行过程中会产生大量的数据。考虑到系统程序运行也要占用大量的存储空间，DM642内部仅有的256 KB的SRAM已不能满足系统正常运行的需求。DM642提供了1个64 bit EMIF接口，该接口有64 bit数据线、20根地址线以及一系列控制总线，方便用户扩展外部存储空间。系统采用2片Hynix Semiconductor公司生产的HY57283220(4Banks×1 M×32 bit)构成4 M×64 bit的外部RAM空间，同时选用了一片AM29LV033C的FLASH芯片构成4 M×8 bit的外部ROM空间。需要注意的是，DM642的CE1子空间除了分配给FLASH外，还分配给状态/控制寄存器，故提供给FLASH的地址线只有19根，另外3个页地址由FPGA提供。
2.1.5 可编程逻辑模块
可编程逻辑器件在数字系统设计中已得到广泛应用，这类器件可以通过软件编程而对其硬件结构和工作方式进行重构，使硬件的设计如同软件编程一样方便快捷，具有极大的灵活性和通用性。本系统中由于要给外部FLASH提供3个页地址并给无线发送模块提供报警信号，选用ALTERA公司的FPGA器件EPF10K10LC84。设计中采用的硬件描述语言为VHDL语言。输入信号有：RESET复位信号，系统地址总线的3、4、5、6、7、22 bit；CE1空间片选信号；系统数据总线0"7 bit。输出信号有：FLASH的片选信号；8 bit数字I/O输出口；FLASH页地址输出口。
2.1.6 无线收发模块
Nordic公司推出的nRF401是一个为433 MHz ISM频段设计的真正UHF无线收发芯片，采用FSK调制技术，在无线防盗和井下定位无线数据采集等系统中均有应用。本系统采用2片nRF401作为无线收发设备，1片随系统装置安装在铁道监控点，设置为发送模式，即TXEN=1，将其DIN接口与FPGA设计的8 bit字输出口中的其中一位相连，当系统判断出现路障时，即通过对FPGA的控制向DIN口发出报警信号。另一片安装在驾驶室，设置为接收模式，即TXEN=0，其DOUT接口与报警器相连，当其接收到报警信号后，便驱动报警器通知列车司机。DIN是数据发送脚，连到该脚的电平必须是CMOS电平，最高速率是20 kb/s，无需进行数据编码，若DIN=“1”，则f=f0+Δf；若DIN=“0”，则f=f0-Δf。DOUT是解调输出脚，标准的CMOS电平输出，若f=f0+Δf，则DOUT=“1”；若f=f0-Δf，则DOUT=“0”。
2.2 系统软件设计
本系统是基于DSP的实时图像采集处理系统，其软件工作过程主要分为3个阶段：(1)铁路框架提取及监测范围定标；(2)循环检测指定范围内路障并判断动向；(3)根据路障类型发送报警信号。
该系统的总体流程图如图5所示。
2.2.1 铁路框架提取及监测范围定标
当系统开始运行时，首先由CCD摄像头将捕获的图像信息以结构帧的形式经过视频解码芯片解码成BT.656视频流传送给视频处理板的视频接口，DSP以EDMA方式接收视频口数据并存入板载的SDRAM，该初始提取图像作为提取铁轨框架的基图像。
在铁轨框架提取阶段，首先经过直方图均衡化和自适应Canny边缘检测，得到包含路轨框架信息的曲线簇，然后根据判定准则从该曲线簇中提取出最接近路轨条件的初始化框架曲线，最后根据接续准则将初始化框架曲线进行接续，构成程序能够达到的完整的铁轨框架。
获取铁轨框架后，将框架边线适当外扩，得到最终的路障监测区域。该阶段仅在系统初始化程序中执行一次。
2.2.2 循环检测指定范围内路障并判断动向
当路轨监测范围定标之后，系统进入路障实时跟踪阶段。该阶段将对图像进行实时捕获。
首先是背景帧的获取。每隔一定的循环次数，如果当前实时捕获的图像经过判定后不需要报警，则将其设置为背景帧图像，否则继续循环判断。
在周期更替的背景帧确定后，开始路障监测。将每次获取的新图像与当前背景帧做差，并进行基本的形态学操作（二值化、腐蚀等）后，进入路障判定阶段。
如果发现差值较大且具有广泛分布性，则判定为光线变化，此时不报警，但立即用当前图像更新背景帧；如果差值很小，可以忽略，则不报警继续循环捕获新的实时图像；如果差值处于路障判定范围内，则将相差部分与铁轨标定范围相与，根据得到的不同结果分别对待。
(1)如果结果较大，则说明此时有障碍物处于路轨范围内，但不确定其动向，等待下一次循环捕获图像进行动向判定，且此时即使达到更换背景帧的循环次数也不进行更替；如果随后的循环处理仍然发现有障碍物且运动情况不足以确保安全，则判定为报警事件；否则其动向判定为处于安全范围，为非报警事件。
(2)如果结果较小，则说明障碍物可忽略或处于铁轨范围之外，归类为非报警事件。
2.2.3
由于系统主要用于视频图像处理，所以运行过程中会产生大量的数据。考虑到系统程序运行也要占用大量的存储空间，DM642内部仅有的256 KB的SRAM已不能满足系统正常运行的需求。DM642提供了1个64 bit EMIF接口，该接口有64 bit数据线、20根地址线以及一系列控制总线，方便用户扩展外部存储空间。系统采用2片Hynix Semiconductor公司生产的HY57283220(4Banks×1 M×32 bit)构成4 M×64 bit的外部RAM空间，同时选用了一片AM29LV033C的FLASH芯片构成4 M×8 bit的外部ROM空间。需要注意的是，DM642的CE1子空间除了分配给FLASH外，还分配给状态/控制寄存器，故提供给FLASH的地址线只有19根，另外3个页地址由FPGA提供。
2.1.5 可编程逻辑模块
可编程逻辑器件在数字系统设计中已得到广泛应用，这类器件可以通过软件编程而对其硬件结构和工作方式进行重构，使硬件的设计如同软件编程一样方便快捷，具有极大的灵活性和通用性。本系统中由于要给外部FLASH提供3个页地址并给无线发送模块提供报警信号，选用ALTERA公司的FPGA器件EPF10K10LC84。设计中采用的硬件描述语言为VHDL语言。输入信号有：RESET复位信号，系统地址总线的3、4、5、6、7、22 bit；CE1空间片选信号；系统数据总线0"7 bit。输出信号有：FLASH的片选信号；8 bit数字I/O输出口；FLASH页地址输出口。
2.1.6 无线收发模块
Nordic公司推出的nRF401是一个为433 MHz ISM频段设计的真正UHF无线收发芯片，采用FSK调制技术，在无线防盗和井下定位无线数据采集等系统中均有应用。本系统采用2片nRF401作为无线收发设备，1片随系统装置安装在铁道监控点，设置为发送模式，即TXEN=1，将其DIN接口与FPGA设计的8 bit字输出口中的其中一位相连，当系统判断出现路障时，即通过对FPGA的控制向DIN口发出报警信号。另一片安装在驾驶室，设置为接收模式，即TXEN=0，其DOUT接口与报警器相连，当其接收到报警信号后，便驱动报警器通知列车司机。DIN是数据发送脚，连到该脚的电平必须是CMOS电平，最高速率是20 kb/s，无需进行数据编码，若DIN=“1”，则f=f0+Δf；若DIN=“0”，则f=f0-Δf。DOUT是解调输出脚，标准的CMOS电平输出，若f=f0+Δf，则DOUT=“1”；若f=f0-Δf，则DOUT=“0”。
2.2 系统软件设计
本系统是基于DSP的实时图像采集处理系统，其软件工作过程主要分为3个阶段：(1)铁路框架提取及监测范围定标；(2)循环检测指定范围内路障并判断动向；(3)根据路障类型发送报警信号。
该系统的总体流程图如图5所示。
2.2.1 铁路框架提取及监测范围定标
当系统开始运行时，首先由CCD摄像头将捕获的图像信息以结构帧的形式经过视频解码芯片解码成BT.656视频流传送给视频处理板的视频接口，DSP以EDMA方式接收视频口数据并存入板载的SDRAM，该初始提取图像作为提取铁轨框架的基图像。
在铁轨框架提取阶段，首先经过直方图均衡化和自适应Canny边缘检测，得到包含路轨框架信息的曲线簇，然后根据判定准则从该曲线簇中提取出最接近路轨条件的初始化框架曲线，最后根据接续准则将初始化框架曲线进行接续，构成程序能够达到的完整的铁轨框架。
获取铁轨框架后，将框架边线适当外扩，得到最终的路障监测区域。该阶段仅在系统初始化程序中执行一次。
2.2.2 循环检测指定范围内路障并判断动向
当路轨监测范围定标之后，系统进入路障实时跟踪阶段。该阶段将对图像进行实时捕获。
首先是背景帧的获取。每隔一定的循环次数，如果当前实时捕获的图像经过判定后不需要报警，则将其设置为背景帧图像，否则继续循环判断。
在周期更替的背景帧确定后，开始路障监测。将每次获取的新图像与当前背景帧做差，并进行基本的形态学操作（二值化、腐蚀等）后，进入路障判定阶段。
如果发现差值较大且具有广泛分布性，则判定为光线变化，此时不报警，但立即用当前图像更新背景帧；如果差值很小，可以忽略，则不报警继续循环捕获新的实时图像；如果差值处于路障判定范围内，则将相差部分与铁轨标定范围相与，根据得到的不同结果分别对待。
(1)如果结果较大，则说明此时有障碍物处于路轨范围内，但不确定其动向，等待下一次循环捕获图像进行动向判定，且此时即使达到更换背景帧的循环次数也不进行更替；如果随后的循环处理仍然发现有障碍物且运动情况不足以确保安全，则判定为报警事件；否则其动向判定为处于安全范围，为非报警事件。
(2)如果结果较小，则说明障碍物可忽略或处于铁轨范围之外，归类为非报警事件。
2.2.3
视频监控 DSP 嵌入式 电源管理 MIPS 总线 电源模块 电子 电路 电压 Cypress FPGA LTE VHDL CMOS 相关文章：
- 智能视频多媒体技术的应用(05-31)
- 中国安防电子产业发展现状与展望(05-31)
- ARM在数字化远程视频监控系统的应用(05-20)
- 2009视频监控：网络化及其推动的几大趋势(06-03)
- 视频录像在监控系统的发展趋势(06-03)
- 几种技术在监控中的应用(06-15)