机载嵌入式PCI总线硬件设计和软件测试

PCI总线起源于微型计算机，已经成为微型计算机事实上的总线标准。因其众多的功能、强大的兼容性而独领风骚。为PCI局部总线设计的器件是针对PCI而不是针对特定的CPU处理器，独立于处理器的升级。其目标是实现电流尽可能小的系统，功耗低。软件透明，在和PCI设备之间通信时，软件驱动之间使用相同的命令集和状态定义。随着嵌入式计算机的发展，PCI总线也越来越多地被引入到嵌入式系统中。本文介绍在“十五”预研项目中实现嵌入式PCI总线的一些经验体会，与大家切磋。

1 PCI总线概述

PCI（Peripheral Component Interconnect）总线，即外设部件互联总线。在PCI应用系统中，如果某设备取得了总线控制权，就称其为“主设备”（master），而被主设备选中以进行通信的设备称为“从设备”（slave）。

系统信号包括复位信号RST和时钟信号CLK。仲裁信号有总线申请REQ和总线授权信号GNT。接口控制信号包括主设备启动PCI交易的FRAME信号、主设备的交易数据有效信号IRDY和目标完成本次数据交易的信号TRDY等。PCI没有一般数据周期的读写信号，而是采用命令编码形式定义本次PCI周期的读写属性。每个PCI周期由主设备启动，在第一个时钟周期，AD[31..0]信号承载地址信息，C/BE[3..0]的组合代表命令，定义PCI周期。第二个时钟手，AD[31..0]由提供数据一方驱动，C/BE[3..0]的组合代表有效的字节。详细情况可参阅参考文献，亦即PCI规范。

2 PCI总线设计

目前有众多的能支持PCI总线的厂家和芯片。其中以美国PLX公司的PCI9056功能最完备，使用简易。下面的设计以PCI9056为主要模型。

2．1 PCI系统时钟

PIC总线的信号驱动采用反射波方式而不是传统的入射波。这样，对各设备采样时刻的偏差要求很高，亦即时钟的偏斜（skew）应尽可能小，最大的时钟偏斜≤2ns。最好整个PCI系统各设备采用同一时刻；但同一时钟的驱动能力有限，不可能同步驱动所有PCI设备。IDT74CT3807时钟驱动器可以解决这个问题。它将一个时钟源泉转换为10个等同的时钟，各时钟之间的偏斜≤350ps。图2是PCI时钟解决方案。

显然，除去中央资源，这个PCI系统最多可以带9个设备，对于嵌入式系统来说已经足够了。在PCI底板上，为保证时钟的偏斜率，各PCI时钟必须走等长线。

2．2 中央资源和PCI适配器

在PCI系统总线中，必须存在一个PCI主桥（Host）管理整个总线。主桥提供系统信号和进行PCI部迟疑不决仲裁。PCI9056可以工作在Host方式下，也可以作为普通PCI适配器。图3是两种工作模式原理。

当HOSTEN引脚连接地时，PCI9056工作在Host模式，亦即成为系统的中央资源，在Host模式时，PCI9056的局部复位LRESET是输入，接收来自局部CPU等的复位，然后在RST产生PCI总线复位，去复位整个PCI总线上的其它设备。而工作在适配器模式下的PCI9056刚好相反，RST接收来自PCI总线的复位，然后通过LRESET去复位PCI设备内的其它器件。一般地，把主桥的PCI8056设置为总线仲裁器。注意二者仲裁信号REQ和GNT互换连接。

PCI9056作适配器时，仲裁信号使用REQ和GNT。当它作为总线仲裁器时，还有其它的请求应答信号对可以使用。图3中没有表示出来。

2．3 加电初始化

众所周知，PCI总线的地址是可以根据系统动态调整的。各个模块在PCI空间所占的地址和长度取决于内部配置寄存器。系统程序一般在加电时就检测整个系统所需的空间，分配各PCI设备的基址和所需存储器空间、I/O空间。这个初始化过程可以用三个办法完成。

如果PCI9056设计为系统的主桥（北桥），亦即中央资源（Host），则在它的局部总线一侧都存在CPU。寄存器的初始化可以由CPU进行，也可以由存入EEPROM的内部参数自动装入。如果PCI9056作为一般PCI设备的适配器，一般没有CPU，可以由初始化过的主桥通过PCI配置周期来设置内部寄存器，也可以由EEPROM在加电时自动载入。图4中的EEPROM采用仙童公司的FM93C56或FM93CS56皆可。由局部CPU可设置内部所有寄存器，控制逻辑应产生CCS片选。若不采用EEPROM加电自动载入初始化参数时，应该在DI/DO引脚下拉1kΩ的电阻。除由局部CPU初始化和EEPROM加电自动初始化外，更多的PCI设备由主桥通过PCI总线来动态初始化。系统软件要保证各个设备的PCI空间不重叠。

3 软件设计

PCI总线不易调试，不但在于硬件设计复杂，还在于驱动软件有相当的难度。但只要把几个基本概念和功能巧妙地体现在软件中，整个驱动软件就很清晰了。以下代码是在TMS320C6701环境下的一些成熟的驱动函数。

3．1 配置主桥作为PCI总线的主设备

在初始化PCI总线其它设备时，中央资源作为PCI总线的主设备。此时由局部CPU设置所有寄存器，并不产生任务PCI周期，亦即局部逻辑必须译码产生CCS信号。

//功能：配置中央资源的PCI9056作为主设备时的参数

//入口参数

//Range: 映像范围长度

//PCIBAddr: PCI基址

//LocBAM:局部存储器基址

//LocBAMI: 局部I/O配置基址

void ConfigHostMaster(UINT Range,UINT PCIBAddr,UINT LocBAM,UINT LocBAMI)

{UINT Aword;

//PCI命令码寄存器CNTRL

//D3..0=PCI Read Command Code for DMA

// 缺省1110b:Memory Line Read,存储器行读

//D7..4=PCI Write Command Code for DMA

// 缺省0111b:MemoryWrite, 存储器写

//D11..8=PCI MemoryRead Command Code for Direct Master,

// 缺省0110b:MemoryRead 存储器读

//D15..12=PCI MemoryWrite Command Code for Direct Master.

// 缺省1110b:MemoryWrite， 存储器写

//D30=1:复位PCI方

//就用这个缺省值，即000F.767EH

*（int *）LOC_CNTRL=*(int *)LOC_CNTRL|0x400000000;

Aword=0x000FFFFF;

While(Aword--); //复位持续

*（int *）LOC_CNTRL=*(int*)LOC_CNTRL & 0xBFFFFFFF;

//清掉软件复位

//PCI仲裁控制器PCIARB

*（int *）LOC_PCIARB=0x00000001;//中央资源要当PCI总线仲裁器

//---Direct Master-to-PCI地址映射--

//局部基址+Range--＞PCI地址映射.--

//局部基址+Range--＞PCI基址+Range

//1.范围寄存器DMRR

//长度范围值DMRR

//长度范围值应该是64KB的倍数，亦即D15..0=0000H

//而填入值应该是长度值的被码，即变反+1，如

//64KB=0001.0000H--＞FFFE.FFFFH+1=FFFF.0000H

//1MB=0010.0000H--＞FFEF.FFFFH+1=FFF0.0000H

*(int *)LOC_DMRR=(～Range)+1;//映像范围

//2.局部存储器基址DMLBAM（P11-29）

//D15..0:Reserved.

//D31..16:基址高16位，必须是范围值的倍数

*（int *）LOC_DMLBAM=LocBAM;

//3.局部I/O Configuration基址DMLBAI

//当配置访问使能时，对这个寄存器所指的基址进行访问，将在产生PCI配置周期

*（int *）LOC_DMLBAI=LocBAMI;

//4.PCI基址寄存器DMPBAM（P11-30）*(int *)LOC_DMPBAM=PCIBAddr|0xE3;

*(int *)LOC_DMCFGA=0x00000000;//暂时不产生配置周期

*（int *）LOC_DMDAC=0x0; //高32位地址始终为0，需要双地址

//5.命令寄存器PCICR（P11-8）

//D0=IO Space="1:要响应I/O周期".

//D2=Master Enable="1:允许做Master".

*(int *)PCI9056_PCICR|=0x00000007;

return;

}

当PCI总线上的其它设备需要访问中央资源时，主桥就成为从设备，所以应该配置其PCI空间到局部空间映射的参数。这个过程是一个逆变换，代码在此省略。