USB2.0接口和DSP构成的高速数据采集系统
时间：09-01
来源：互联网
点击：
2 高速数据采集处理系统的硬件连接
2．1 模拟信号输入电路
ADS5422的模拟信号输入可以采取单端输入方式或者差分输入方式。单端输入方式连接比较简单，但抗噪性能差，所以我们采取差分输入方式，以尽量减少信号噪声以及电磁的干扰，尤其是采用差分输入方式可以将所有偶次谐波通过正反反个输入信号基本上互相抵消。
ADS5422的模拟信号差分输入方式需要同时使用IN和IN引脚，其硬件连接方法如图2 所示。图中，首先使用放大器OPA687以及RF变压器将单端信号转换成差分信号，然后输入到ADS5422，其中ADS5422的公共端CM和RF变压器的公共端连接，RF变压器的匝数比应该根据信号确定。为了增强信号的稳定性，在ADS5422每个信号的输入前加上RC低通滤波电路，图2中推荐Rt为 50Ω，Rin为22Ω，Cin为10pF，这些元件也可以根据具体的信号进行调整，一般情况下电阻值在10～100Ω之间，电容值在10～200pF之间。
2．2 ADS5422与IDT72V2113的连接
虽然ADS5422的供电电压为5V，但其输出的数字信号电平兼容3.3V电平，因此不需要电平转换芯片，只要将ADS5422的数据线与IDT72V2113的数据线相连即可。但是，ADS5422采样和存储采样数据到IDT72V3113 中，这两个操作对时序配置要求非常严格，如果两者时序关系配合得不是很好，就会发生数据存储出错或者掉数。如何简单、可靠地实现采样和存储是设计这部分电路的难点。一般的方法是，通过可编程逻辑器件（CPLD或FPGA）来实现ADC与FIFO存储器之间的时序，即由CPLD或FPGA来控制ADC采样和 FIFO存储器的写操作。但是，通过仔细查看ADS5422和IDT72V2113的工作时序图，找到了一种简单可靠的实现方法，此方法不需要CPLD或 FPGA就可以实现两者的时序配合。
首先分析ADS5422的工作时序图，如图3所示，其中t1为采样时钟上跳沿到输出数据无效之间的时间间隔，即数据保持时间，其大小为3ns。查看IDT72V2113的相关文档可知，对其进行写操作时，数据线的保持时间大于1ns即可满足要求。因此，ADS5422与IDT72V2113之间的时序配合可以采用以下简单的实现方法：ADS5422的采样时钟和IDT72V2113的写时钟采用同一个时钟源，这样，每一个时钟的上跳沿，ADS5422进行模数转换，同时将上个时钟周期内输出的采样数据存储到DT72V2113内部。
2．3 C6203B与IDT72V2113的连接
C6203B与IDT72V2113的连接是通过C6203B外部扩展总线（XB）。 C6203B的外部扩展总线（XB）宽度为32位，可以实现与同步FIFO无缝连接，可以同时无缝实现四个FIFO写接口或者实现3个FIFO写接口及1 个FIFO读接口。通过无缝连接实现FIFO读接口，FIFO必须连接到XCE3上，数据通过DMA方式从IDT72V2113传送到C6203B的片内 RAM中，具体连接如图4所示。图4中，4片IDT72V2113经过字长和字深扩展形成2MB的数据输入缓冲，输入数据总线（D0～D15）、输出数据总线（Q0～Q15）、读使能（REN）、读时钟（RCLK）、写使能（WEN）、写时钟（WCLK）和将空标志信号（PAE）是由4片 IDT72V2113的相应信号组合形成的；XCE3为外部扩展总线（XB）的空间选择信号，XFCLK为外部扩展总线（XB）的输出时钟， EXT_INT4是C6203B的外部中断信号4，DX0用作通用输出口，控制IDT72V2113的写使能信号。
2.4 CY7C68013与C6203B的连接
CY7C68013是一个非常方便的USB2.0实现方案，它提供与DSP或者MCU连接的接口，连接方法有两种：Slave FIFOs和Master可编程接口GPIF。在本方案中，选用了Slave FIFOs方式，异步读写。Slave FIFOs方式是从机方式，DSP可以像读写普通FIFO一样对CY7C68013内部的多层缓冲FIFO进行读写。具体的电路连接如图5所示。 FLAGA、FLAGB和FLAGC是CY7C68013内部FIFO的状态标志，C6203B通过通用I/O口来获得FIFO的空、半满（由用户设定半满的阈值）和满等状态信息。C6203B对CY7C68013内部FIFO的选择，以及数据包的提交也是通过通用I/O口来实现。C6203B通过 EMIF接口的CE2空间对CY7C68013进行读写操作。工作过程为：DSP通过USB向PC发送数据时，首先查看空、半满和满这三个状态信号，然后向USB写入适当大小的数据，以保证数据不会溢出；PC机通过USB向DSP发送命令字时，USB通过中断方式通知DSP读取命令字。
3 USB软件设计
USB接口开发中有相当大的工作量是关于USB软件的开发，USB软件包括三方面的工作：固件（firmware）设计，驱动程序设计和主机端应用程序的设计。
3．1 固件设计
固件是运行在CY7C68013上的程序，可采用汇编语言或C语言设计，其主要功能是控制 CY7C68013接收并处理USB驱动程序的请求（如请求设备描述符、请求或设置设备状态，请求或设置设备接口等USB2.0标准请求）、控制 CY7C68013接收应用程序的控制指令、通过CY7C68013存放数据并实时上传至PC等。
2．1 模拟信号输入电路
ADS5422的模拟信号输入可以采取单端输入方式或者差分输入方式。单端输入方式连接比较简单，但抗噪性能差，所以我们采取差分输入方式，以尽量减少信号噪声以及电磁的干扰，尤其是采用差分输入方式可以将所有偶次谐波通过正反反个输入信号基本上互相抵消。
ADS5422的模拟信号差分输入方式需要同时使用IN和IN引脚，其硬件连接方法如图2 所示。图中，首先使用放大器OPA687以及RF变压器将单端信号转换成差分信号，然后输入到ADS5422，其中ADS5422的公共端CM和RF变压器的公共端连接，RF变压器的匝数比应该根据信号确定。为了增强信号的稳定性，在ADS5422每个信号的输入前加上RC低通滤波电路，图2中推荐Rt为 50Ω，Rin为22Ω，Cin为10pF，这些元件也可以根据具体的信号进行调整，一般情况下电阻值在10～100Ω之间，电容值在10～200pF之间。
2．2 ADS5422与IDT72V2113的连接
虽然ADS5422的供电电压为5V，但其输出的数字信号电平兼容3.3V电平，因此不需要电平转换芯片，只要将ADS5422的数据线与IDT72V2113的数据线相连即可。但是，ADS5422采样和存储采样数据到IDT72V3113 中，这两个操作对时序配置要求非常严格，如果两者时序关系配合得不是很好，就会发生数据存储出错或者掉数。如何简单、可靠地实现采样和存储是设计这部分电路的难点。一般的方法是，通过可编程逻辑器件（CPLD或FPGA）来实现ADC与FIFO存储器之间的时序，即由CPLD或FPGA来控制ADC采样和 FIFO存储器的写操作。但是，通过仔细查看ADS5422和IDT72V2113的工作时序图，找到了一种简单可靠的实现方法，此方法不需要CPLD或 FPGA就可以实现两者的时序配合。
首先分析ADS5422的工作时序图，如图3所示，其中t1为采样时钟上跳沿到输出数据无效之间的时间间隔，即数据保持时间，其大小为3ns。查看IDT72V2113的相关文档可知，对其进行写操作时，数据线的保持时间大于1ns即可满足要求。因此，ADS5422与IDT72V2113之间的时序配合可以采用以下简单的实现方法：ADS5422的采样时钟和IDT72V2113的写时钟采用同一个时钟源，这样，每一个时钟的上跳沿，ADS5422进行模数转换，同时将上个时钟周期内输出的采样数据存储到DT72V2113内部。
2．3 C6203B与IDT72V2113的连接
C6203B与IDT72V2113的连接是通过C6203B外部扩展总线（XB）。 C6203B的外部扩展总线（XB）宽度为32位，可以实现与同步FIFO无缝连接，可以同时无缝实现四个FIFO写接口或者实现3个FIFO写接口及1 个FIFO读接口。通过无缝连接实现FIFO读接口，FIFO必须连接到XCE3上，数据通过DMA方式从IDT72V2113传送到C6203B的片内 RAM中，具体连接如图4所示。图4中，4片IDT72V2113经过字长和字深扩展形成2MB的数据输入缓冲，输入数据总线（D0～D15）、输出数据总线（Q0～Q15）、读使能（REN）、读时钟（RCLK）、写使能（WEN）、写时钟（WCLK）和将空标志信号（PAE）是由4片 IDT72V2113的相应信号组合形成的；XCE3为外部扩展总线（XB）的空间选择信号，XFCLK为外部扩展总线（XB）的输出时钟， EXT_INT4是C6203B的外部中断信号4，DX0用作通用输出口，控制IDT72V2113的写使能信号。
2.4 CY7C68013与C6203B的连接
CY7C68013是一个非常方便的USB2.0实现方案，它提供与DSP或者MCU连接的接口，连接方法有两种：Slave FIFOs和Master可编程接口GPIF。在本方案中，选用了Slave FIFOs方式，异步读写。Slave FIFOs方式是从机方式，DSP可以像读写普通FIFO一样对CY7C68013内部的多层缓冲FIFO进行读写。具体的电路连接如图5所示。 FLAGA、FLAGB和FLAGC是CY7C68013内部FIFO的状态标志，C6203B通过通用I/O口来获得FIFO的空、半满（由用户设定半满的阈值）和满等状态信息。C6203B对CY7C68013内部FIFO的选择，以及数据包的提交也是通过通用I/O口来实现。C6203B通过 EMIF接口的CE2空间对CY7C68013进行读写操作。工作过程为：DSP通过USB向PC发送数据时，首先查看空、半满和满这三个状态信号，然后向USB写入适当大小的数据，以保证数据不会溢出；PC机通过USB向DSP发送命令字时，USB通过中断方式通知DSP读取命令字。
3 USB软件设计
USB接口开发中有相当大的工作量是关于USB软件的开发，USB软件包括三方面的工作：固件（firmware）设计，驱动程序设计和主机端应用程序的设计。
3．1 固件设计
固件是运行在CY7C68013上的程序，可采用汇编语言或C语言设计，其主要功能是控制 CY7C68013接收并处理USB驱动程序的请求（如请求设备描述符、请求或设置设备状态，请求或设置设备接口等USB2.0标准请求）、控制 CY7C68013接收应用程序的控制指令、通过CY7C68013存放数据并实时上传至PC等。