应用PCI 9656的数据接收卡设计

2.2 MAXII EPM1270应用  

MAXII系列是Altera公司的新型架构CPLD，与传统架构的CPLD相比，MAXII的功耗和成本大幅降低，资源密度和性能却显著提升，非常适用于接口间的控制协议转换。设计中采用了MAXII的EPM1270型号CPLD，其设计结构如图3所示。MAXII EPM1270内部主要分为逻辑控制、测试、FIFO三个模块：  

  
1 FIFO采用Altera提供的IP核实现，容量可根据资源利用情况调节，使用FWFT（First Word Follow Through）模式，为CPLD提供与外部FIFO简便的接口。  

2 测试模块产生测试数据，控制数据通道在真实数据源与测试数据源间切换，在测试接收卡时使用。  

3 逻辑控制模块内有异常和测试控制、状态转换控制两部分，通过一个8bit寄存器进行通信。（1）寄存器控制CPLD的测试模块、状态选择，同时记录FIFO的状态变化。（2）异常和测试控制部分依据状态寄存器内容控制测试模块，监测FIFO的溢出、半满、空等状态，产生Lint#信号或通过控制寄存器传递到状态转换控制部分，使之有效EOT#，中断数据传输。（3）状态转换控制部分执行局部总线的数据读写逻辑，建立了四个状态：S0，空闲状态；S1，数据读状态；S2，寄存器读状态；S3，命令写状态。S0状态下根据LW/R#信号和寄存器内容确定向S1、S2、S3状态的转换。S1状态下读取FIFO数据，根据FIFO状态产生异常中止信号EOT#。S2状态下 读取8bit寄存器内容。S3状态下向8bit寄存器写入命令码来改写和重置其相关比特位，从而控制CPLD的测试模块，切换S1、S2状态，清空FIFO。  

通过上述设计模块，MAXII CPLD便可在PCI 9656与IDT 72T36135M之间建立一个简捷的数据传输通道。  

3 结束语  

PCI 9656采用了PLX公司业界领先的数据通道架构技术，其丰富的功能为高速的PCI（CompactPCI）总线应用提供了简捷的I/O设计途径。文章介绍了采用PCI 9656作为PCI I/O设计的一款应用于66Mhz、64bit CompactPCI总线系统的数据接收卡。本文作者创新点： 1 将PCI 9656应用于66Mhz、64bit CompactPCI总线系统，满足高速数据传输的要求。2 采用CPLD内建FIFO的IP核实现FIFO与PCI 9656的接口连接，优化了CPLD的转换逻辑。