基于SRL16E的PN码生成器的设计

时间：08-04 来源：互联网点击：

结论

应用SRL16E来实现PN码生成器的方法可以大大节省FPGA资源的占用量，并且由于SRL16E是被优化设计的模块，相较于传统的方法可提高所设计PN码生成器的效率。同时，SRL16E还可以用来实现滤波器、除法器以及波形发生器等，在大的系统中，例如整个CDMA系统，通过使用SRL16E可有效降低整个FPGA资源的占用量，从而使功耗及成本等得到进一步的降低。

上一篇：模块化机箱系统中的高速背板设计挑战和解决方案
下一篇：电子标签在集装箱循环使用中的应用

通信工程 FPGA Xilinx Linear 集成电路电路图电路仿真滤波器相关文章：

数字无线技术在实时无损检测系统中应用(11-18)
基于FPGA安全封装的身份认证模型研究(05-27)
ARM在数字化远程视频监控系统的应用(05-20)
FPGA在弹上信息处理机中的应用(04-15)
如何充满信心地设计军用SDR产品(07-25)
关于安防应用中图像处理难点分析及处理器选择(07-14)