基于FPGA和DSP的光纤信号实时处理系统

1 前言

在水听器应用中，由于水下声场的复杂性，单元水听器无法获得目标的详细信息，必须依靠超大阵元数目的高度复用的传感器阵列。通过水听器阵列完成声场信号的波束形成，实现对水下目标的定位与指向。为降低成本与体积．多路复用技术被广泛的用到了水声信号传输领域。多路复用技术的使用对水声信号的处理能力提出了更高的要求。如何完成多路复用信号的解复用以及实时快速解调是整个系统设计的关键。本文提出一种基于FPGA和DSP的光纤传感信号实时处理系统。

2 系统组成与硬件流程图

在光纤传感信号处理系统中，需要处理的是水听器阵列的海量信号，对处理速度要求高。用FPGA来实现多路高速数据采集、数字信号存取的同步时钟控制，可使时序关系整齐，延迟一致、易于修改。同时利用FPGA的多I/O功能实现各个模块之间的数据缓存与接口设计．可以克服数据传输的瓶颈。TI公司的32位DSP芯片TMS320C 6713，其性价比高．特别适合于光纤传感信号处理系统解算量大。实时性要求高和计算精度要求高的场合。本文采用FPGA+DSP构建光纤传感信号采集处理系统．主要由ATD转换芯片、FPGA、FIFO、DSP及其外围电路组成，系统结构框图如图1所示。


图1系统结构框图

2．1 A/D前端处理电路及A/D采样模块

探测器对光纤输入的光脉冲序列进行光电转换，通过滤波器实现波分解复用，再对信号进行放大及阻抗匹配，使其满足ADC对输入信号的要求。

在时分复用阵列中，系统采样频率与单路信号采样频率和复用路数的乘积成比例。设计系统单路信号采样频率为125KHZ，则8路时分复用系统最低采样频率达到1M，因此选用Analog Devices公司的16位模数转换器AD9446，它在100MSPS转换速率的条件下，能同时保持0.4LSB微分线性误差(DNL)，非常适合高采样率和宽带宽的应用场合。对于高速采集系统，A/D建立稳定的工作状态需要相当长时间，频繁地改变A/D的工作状态会影响测量的精度，严重时会造成信号的失真。为此，同步命令不直接作用于高速A/D，而是用FPGA产生A/D采样时钟信号，并根据同步命令实现对采样数据的取舍。

2．2 FPGA模块

由于信号载波频率较高。相应的提高了信号的采样频率，增大了处理器处理速度和数据传输的压力。而后端对信号处理关心的是信号的特征信息，因此采用FPGA对数据进行数字低通滤波，然后对数据进行降采样处理，这样就可用较小的数据量获得信号信息，缓解DSP数据解调压力。与此同时，FPGA使A/D采样与信号调制保持同步。

为了充分利用FPGA和DSP的各自优点，选用Altera公司的逻辑单元个数为5980、配置存储器容量可达1M的EPIC6F256，全部控制逻辑由硬件完成，实现控制与算法的分离，充分满足系统实时性的要求。

2．3 数据缓存FIFO模块

信号接收缓存选用IDT公司的同步FIFO器件。DSP读取FIFO数据时EDMA控制器可以独立于CPU工作．方便地实现片内存储器、片内外设以及外部存储空间之间的数据转移。数据源源不断推入FIFO，FIFO数据存满则自动将满标志置位．启动DSP的EDMA7通道进行传输。

2．4外部存储模块

2．4．1程序存储器FLASH

借助于仿真器，叮直接对Flash进行在系统编程。Am29LV033C是AMD公司生产的Flash存储器，内部能产生高电压进行编程和擦除操作。参考C6000的外扩FLASH的通用在线编程方法．通过两级引导加载，实现系统的自举引导。

2．4．2数据存储器SDRAM

系统处理的是光纤水听器阵列海量信号。每个DSP处理几个单元水听传感器信号。因此每个DSP扩展了4M x 32b的SDRAM芯片，主要用于存储输入、输出数据，并映射到TMS3206713存储器CEO空间。每次采样时，DSP通过EDMA中断传输，将从FIFO接收到的几帧数据保存到SDRAM中。

2.5 DSP 电路模块

DSP电路模块主要完成系统的水声信号全数字PGC解调工作，是整个系统实现实时快速要求的关键。采用TI公司的32位浮点DSP处理器TMS320C6713．处理能力高达2400MIPS，结合该芯片的8指令并行运行的特点，对程序进行优化，可大大提高运算速度，实现“二次解调”实时处理算法。

3 数据处理

3．1 PGC解调原理

PGC解调一般用于消除双臂干涉仪中由于环境因素引起的相位漂移。在干涉仪中引入载波后，干涉输出是

式中：A是直流偏置，B是干涉项幅值，C是载波幅值，ω0是载波角频率，φ(t)=Dcosωst + ψ(t)，Dcosωst是被测信号，D是被测信号幅值，ωs是被测信号角频率，ψ(t)是相位漂移。将(1)式分别乘以Gcosω0t和Hcos2ω0t，当载波频率远远ω0大于被测信号φ(t)和频率ωs时，可经低通滤波将所有含ω0及其ω0倍频项滤去，对其进行微分，交叉相乘、相减、积分、高通滤波最终得到所需的相位信息。

3．2载波延迟的影响

在PGC调制解调电路中，为了保证频率严格匹配，载波采用FPGA产生，经过放大和阻抗匹配后，驱动光源或者相位调制器用于对光波进行相位调制，受到调制的光波经过光路传输后发生干涉，干涉输出经过ADC模数转换后由电路进行解调。由于存在不可避免的转换和传输时间，因此混频相乘时干涉输出中的载波与基频、2倍频相比存在相位延迟。则干涉输出的Bessel函数展开式为：

上式中φt = ω0t 表示载波的相位延迟。采用Gcosω0t和Hcos2ω0t与I'进行混频相乘和低通滤波得到：

与I1和I2对比，增加了与载波频率和延迟时间有关的系数项cosφt和cos2φt,对I1'和I2'进行后续PGC解调，最终得到：

与I3相比，I3'增加了幅值系数项cosφt * cos2φt。一般情况下，系数项的绝对值小于l，导致解调输出幅度衰减。当系数项为负值时，导致解调输出符号相反。当系数项当系数项为零时。解调输出恒为零，导致PGC解调失败。因此，必须消除载波延迟造成的影响。

3．3 载波相位延迟的求解和解决方法

分别将I'乘以Gcosω0t、Gsinω0t和Hcos2ω0t、Hsin2ω0t，再进行低通滤波。假设在时间段[0，tn]内，延迟相位φt基本不变，对该式在该时间段进行N点离散化计算其均值得：

将(10)，(9)，(12)，(11)得

求得φt后，再将信号与Gcos(ω0t + φt),Hcos2(ω0t + φt)进行混频，消除相位延迟引起解调信号幅度衰减的现象。