微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > MCU和DSP > SoPC系统设计的综合优化方案

SoPC系统设计的综合优化方案

时间:11-28 来源:互联网 点击:
3实验结论

在系统设计中,应用文中分析的综合优化设计方法,系统最高频率有了较大提升,从最初的88.24 MHz,优化至目前的111.73 MHz。由于在Quartus II编译器参数没置中,要求最高时钟设置为132 MHz,因此优化后最高时钟报告以红色显示,表示没有达到预先设置的132 MHz时钟要求。相比于优化前,系统最高频率提高了26.62%,可见采取的综合优化设计措施比较有效。对于EP2S60器件,在没有添加Nios II系统时,可以较容易达到200~300 MHz的最高时钟频率,加入Nios II经过优化处理,最高时钟频率目前只实现111.73 MHz,应该还有进一步优化空间。可以考虑对关键路径进行手工连线,采用DSE算法和逻辑锁定技术进行进一步的优化,从而提高系统最高频率.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top