PCB设计如何搭配EMI对策元件

系统开发者在针对开发要求，开始进行应用方案选择，大多会倾向寻找性能更高、速度更快的解决方案，例如SoC、GPU、无线传输、无线充电等应用方案，都会以更新、更快的角度进行方案选择，但若同时将这些应用方案塞到设备机箱中，如果没有针对电磁波改善方案进行设计，完成的产品肯定无法通过电磁干扰(Electro Magnetic Interference，EMI)产品验证关卡，甚至可能造成产品无法出货。

一般来说，电子产品通常若在开发过程中，未能重视EMI问题对策与改善，通常会在后段即将进行量产才发现EMI问题必须改善，此时才在事后进行设计检讨、测试、改善对策元件追加／试做，耗用的成本会比在开案初期即同时考量设计改善方案要来得高许多，往往在设计案的时限一步步逼近时，在时间压力下若因EMI问题而使设计必须做某部分的妥协，更是得不偿失。

利用局部金属屏蔽 解决重点EMI问题

除了从模块化元件利用金属屏蔽方式，降低高频、高速元件可能造成的电磁干扰噪讯外，另一个产生电子波干扰的重要源头，就是PCB电路板本身，系统开发者必须在投入开发的初期就能预先进行各式抑制电磁干扰源发生的设计问题，或搭配被动元件、辅助设计措施进行产品的电磁干扰问题改善。电子系统中，除了关键元件的高频运行下，可能产生电磁干扰问题外，另一大电磁干扰问题来源，就是印刷电路板本身的设计不良，使得电磁波干扰问题会有趋于恶化的现象。开发时必须针对不同的需求，选择适宜的设计形式降低可能产生的电磁干扰影响。

图1：针对PCB区块产生的EMI干扰问题，可使用EMI改善对策元件重点改善。

通常PCB设计工作需要仰赖系统设计者多年累积的开发经验，或利用精密的验证模型系统，在产品开发进行前先以机箱框体结构、载板、元件特性、电源配置等参数，先进行软件参数模拟分析，试著在投入研发资源前，先初步确认电磁干扰问题的可能影响状态，再进行细部的外型、机构、电路或元件重新配置方式，尽可能将电磁干扰问题的可能成因降到最低。
在设计过程考量EMI设计对策

一般来说，电子产品通常会在完成初步验证设计，即同步进行电磁干扰验证工作，此时的设计方案在外型与机构仍有相当大程度的设计修改弹性，若验证设计测出的电磁干扰问题相当严重，就必须选择重新配置零组件、或改善部分机构或防护材料的设置。

但若电磁干扰问题的影响采用元件重新配置的改善幅度有限，或PCB板本身就太小、根本没有空间重新配置关键元件，这时能进行电磁波干扰问题改善的设计方针，就必须朝不同设计技巧、或利用电磁波抑制对策元件进行重点式设计改善。而多数设计方案为了降低后期验证、可能造成电磁干扰问题不易修正问题，或是减少投入修正电磁干扰问题的额外成本，较合适的作法是在每个开发阶段都加入减低电磁干扰的线路设计考量，让整体电路设计可将电磁干扰问题降低减缓。

图2：在射频、核心处理器、高速存储器等高频元件区块，可使用金属屏蔽方式改善产品EMI影响问题。

若以目前最热门的智能型行动装置为例，一般的设计条件中，大多会选择纳入核心处理器(CPU)、绘图处理器(GPU)、存储器(DDR SDRAM)、储存记忆卡...等关键元件，而高频元件以处理器、绘图处理器、存储器为主，目前行动装置处理器外部时脉动辄超过1GHz，这在机构空间相对有限的小尺寸设计方案中，并不容易改善其电磁干扰问题，而高频运行也容易干扰周边元件正常运行，较常见的作法是于PCB印刷电路板做好区块接地、搭配金属护罩把高频元件利用金属屏蔽，最大幅度地减少电磁干扰影响。
使用改善EMI干扰对策元件 缓解设计产品之EMI影响

但搭配金属屏蔽设计，必须搭配PCB印刷电路板的接地布线进行配合，于高频元件周边预留金属屏蔽可用的固定焊点，焊点除具备直接屏蔽效果外，也必须同时达到屏蔽接地设计，让高频电磁干扰问题有效被抑制。解决了最大的EMI问题干扰源后，对于PCB本身的干扰问题改善，就可搭配对策性电磁干扰改善元件进行EMI问题加强改善设计。

例如，针对CPU线路需要的时脉电路，可以追加防止电磁干扰用的滤波电路，而据高频资料传输运行状态的GPU高频I/O，可以追加设置共模扼流线圈(Common mode Choke Coil)，至于也可选择几个关键IC，在其电源线路上设置旁路电容(Bypass Condenser)、或搭配Ferrite Beads(FB)元件设计。

而共模扼流线圈元件，通常可以在主板或适配卡上相当常见，共模扼流线圈主要是针对EMI问题进行滤波改善，尤其是针对高速信号线可能产生的电磁波向外辐射的抑制效果特别好，也可用于消除信号线的输入干扰讯号、或各式环境噪讯／机箱内