闪速存储器的研究与进展
时间:06-08
来源:互联网
点击:
2闪速存储器的工作原理
2.1 单元的工作原理
主要有两种技术来改变存储在闪速存储器单元的数据:沟道热电子注入(CHE)和Fowler-Nordheim隧道效应(FN隧道效应)。所有的闪速存储器都采用FN隧道效应来进行擦除。至于编程,有的采用CHE方法,有的采用FN隧道效应方法。表3给出了几家主要闪速存储器厂家的存储单元性能。
表3 典型的闪速存储器单元性能
----------------------------------------------------------------------------
厂 家 技 术 擦除 编程 读延迟 耐久性 擦除时间 电源电压/V 编程和擦除电压/V 工作温度/℃
AMD NOR FN CHE 90ns 10万次 1s 5 5 -40~85
Atmel EEPROM FN CHE 3.3us 10万次 10ms 2.7,5 2.7,5 -40~85
日立 AND FN FN 5us 1万次 125us 3.3 3.3 0~70
Intel NOR FN CHE 85ns 10万次 1s 2.7,5 3.3,5,12 -40~85
Macronix NOR FN CHE 100ns 1万次 50ms 5 5 0~70
Nexcom EEPROM FN FN 850ns 10万次 2.5ms 2.7,5 2.7,5 -40~85
三星 NAND FN FN 10us 100万次 5ms 3.3 3.3 -40~85
夏普 NOR FN CHE 80ns 10万次 600ms 2.7,5 5 -40~85
东芝 NAND FN FN 225us 1万次 7ms 5 5 0~70
Xicor EEPROM FN FN 1us 10万次 10ms 1.8,2.7,5 1.8,2.7,5 -40~85
----------------------------------------------------------------------------
由于在CHE注入过程中,浮栅下面的氧化层面积较小,所以对浮栅下面的氧化层损害较小,因此其可靠性较高,但缺点是编程效率低,FN法用低电流进行编程,因而能进行高效而低功耗的工作,所以在芯片上电荷泵的面积就可以做得很小。
为了减少闪速存储器的单元面积,可以采用负栅压偏置。由于在字线(接存储单元的栅)上接了负压,接到源上的电压就可以减小,从而减少了双重扩散的必要性。所以源结可以减小到0.2um。负栅偏置的闪速存储器还有一个优点,就是通过字线施加负压可以实现字组(sector)擦除(通常一个字组为2k个以上的字节)。表4给出了负栅偏置的闪速存储单元在各种情况下各端的电压值。
表4 负栅偏置的闪速存储单元各端电压
-------------------------------------------------------------------------
编 程 擦 除 读
Vg/V 12 -7.5 5
Vd/V 6 悬浮 1
Vs/V 地 6.5 地
-------------------------------------------------------------------------
2.2 电路工作原理
下面以一种1Mb闪速存储器为例,来说明闪速存储器的擦除和编程。当擦除时,阵列中所有单元的源结都接到12V电压,所有字节都接地,内部擦除确认电路和适当的擦除算法相结合,使擦除阈值小于Vtemax。如果一些字节需要擦除多于1次才能达到希望的擦除阈值Vtemax,那么擦除和验证程序将进行迭代。当选择栅和漏结接高电位,而源端接地时,热电子由漏结注入到浮栅,内部编程确认电路保证单元的编程阈值大于或等于Vtpmin。由于编程发生在漏结,而擦除发生在源结,所以应分别对它们进行优化。
2.1 单元的工作原理
主要有两种技术来改变存储在闪速存储器单元的数据:沟道热电子注入(CHE)和Fowler-Nordheim隧道效应(FN隧道效应)。所有的闪速存储器都采用FN隧道效应来进行擦除。至于编程,有的采用CHE方法,有的采用FN隧道效应方法。表3给出了几家主要闪速存储器厂家的存储单元性能。
表3 典型的闪速存储器单元性能
----------------------------------------------------------------------------
厂 家 技 术 擦除 编程 读延迟 耐久性 擦除时间 电源电压/V 编程和擦除电压/V 工作温度/℃
AMD NOR FN CHE 90ns 10万次 1s 5 5 -40~85
Atmel EEPROM FN CHE 3.3us 10万次 10ms 2.7,5 2.7,5 -40~85
日立 AND FN FN 5us 1万次 125us 3.3 3.3 0~70
Intel NOR FN CHE 85ns 10万次 1s 2.7,5 3.3,5,12 -40~85
Macronix NOR FN CHE 100ns 1万次 50ms 5 5 0~70
Nexcom EEPROM FN FN 850ns 10万次 2.5ms 2.7,5 2.7,5 -40~85
三星 NAND FN FN 10us 100万次 5ms 3.3 3.3 -40~85
夏普 NOR FN CHE 80ns 10万次 600ms 2.7,5 5 -40~85
东芝 NAND FN FN 225us 1万次 7ms 5 5 0~70
Xicor EEPROM FN FN 1us 10万次 10ms 1.8,2.7,5 1.8,2.7,5 -40~85
----------------------------------------------------------------------------
由于在CHE注入过程中,浮栅下面的氧化层面积较小,所以对浮栅下面的氧化层损害较小,因此其可靠性较高,但缺点是编程效率低,FN法用低电流进行编程,因而能进行高效而低功耗的工作,所以在芯片上电荷泵的面积就可以做得很小。
为了减少闪速存储器的单元面积,可以采用负栅压偏置。由于在字线(接存储单元的栅)上接了负压,接到源上的电压就可以减小,从而减少了双重扩散的必要性。所以源结可以减小到0.2um。负栅偏置的闪速存储器还有一个优点,就是通过字线施加负压可以实现字组(sector)擦除(通常一个字组为2k个以上的字节)。表4给出了负栅偏置的闪速存储单元在各种情况下各端的电压值。
表4 负栅偏置的闪速存储单元各端电压
-------------------------------------------------------------------------
编 程 擦 除 读
Vg/V 12 -7.5 5
Vd/V 6 悬浮 1
Vs/V 地 6.5 地
-------------------------------------------------------------------------
2.2 电路工作原理
下面以一种1Mb闪速存储器为例,来说明闪速存储器的擦除和编程。当擦除时,阵列中所有单元的源结都接到12V电压,所有字节都接地,内部擦除确认电路和适当的擦除算法相结合,使擦除阈值小于Vtemax。如果一些字节需要擦除多于1次才能达到希望的擦除阈值Vtemax,那么擦除和验证程序将进行迭代。当选择栅和漏结接高电位,而源端接地时,热电子由漏结注入到浮栅,内部编程确认电路保证单元的编程阈值大于或等于Vtpmin。由于编程发生在漏结,而擦除发生在源结,所以应分别对它们进行优化。
电路 放大器 CMOS 电流 电压 电子 Atmel 电阻 自动化 相关文章:
- 基于P89C61x2/ISP1581的USB接口电路的设计(02-13)
- 行波管关断方式对应用系统可靠性的影响(06-24)
- 基于VME总线的RDC接口电路设计(06-29)
- 单芯片集成电路优化自适应转向大灯系统的设计 (07-12)
- 单片机应用系统的抗干扰技术(08-07)
- 基于FPGA的线阵CCD驱动器设计(11-26)