基于JTAG接口实现ARM的FPGA在线配置
时间:04-24
来源:互联网
点击:
结语
本设计实现了一种基于ARM处理器的、在嵌入式Linux系统下通过FPGA的JTAG接口对其进行在线配置的方案。该方法设计简单,只需将JTAG的4 个必需引脚连接;成本低廉,无需额外的配置芯片和设备(如AlteraEPC系列和EPCS系列);使用灵活,通过ARM对FPGA进行在线配置;系统无需重启就可动态更新FPGA应用。在我们的实验系统环境中,一次配置的时间约为70s。
参考文献
1. Joe mitola The Software Radio Architecture 1995(5)
2. 王诚.吴继华 Altera FPGA/CPLD设计(基础篇) 2005
3. IEEE Std.1149.1-2001,Test Access Port and BoundaryScan Architecture 2001
4. Altera Corporation Altera Configuration Handbook 2007
5. EIA/JEDEC standard JESD71.Standard Test and Programming Language(STAPL) 1999
6. Jam STAPL
7. Altera Corporation Altera Application Note 122 Using Jam STAPL for ISP & ICR via an Embedded Processor 2003
8. Altera Corporation Altera Application Note 111 Embedded Programming Using the 8051 & Jam ByteCode 2005
作者:南京邮电大学 黄志海 周小会 糜正琨
来源:单片机与嵌入式系统应用 2009 (1)
本设计实现了一种基于ARM处理器的、在嵌入式Linux系统下通过FPGA的JTAG接口对其进行在线配置的方案。该方法设计简单,只需将JTAG的4 个必需引脚连接;成本低廉,无需额外的配置芯片和设备(如AlteraEPC系列和EPCS系列);使用灵活,通过ARM对FPGA进行在线配置;系统无需重启就可动态更新FPGA应用。在我们的实验系统环境中,一次配置的时间约为70s。
参考文献
1. Joe mitola The Software Radio Architecture 1995(5)
2. 王诚.吴继华 Altera FPGA/CPLD设计(基础篇) 2005
3. IEEE Std.1149.1-2001,Test Access Port and BoundaryScan Architecture 2001
4. Altera Corporation Altera Configuration Handbook 2007
5. EIA/JEDEC standard JESD71.Standard Test and Programming Language(STAPL) 1999
6. Jam STAPL
7. Altera Corporation Altera Application Note 122 Using Jam STAPL for ISP & ICR via an Embedded Processor 2003
8. Altera Corporation Altera Application Note 111 Embedded Programming Using the 8051 & Jam ByteCode 2005
作者:南京邮电大学 黄志海 周小会 糜正琨
来源:单片机与嵌入式系统应用 2009 (1)
无线电 FPGA DSP 集成电路 电路 ARM 嵌入式 Linux S3C2410 Altera Quartus C语言 CPLD 单片机 相关文章:
- 基于DSP的单兵作战用机器人控制系统设计(07-25)
- 应用处理器连接汽车和消费电子两大领域(02-26)
- TMS320C6000嵌入式系统优化编程的研究(04-08)
- TI首席科学家展望2020年处理器架构和DSP的发展(10-24)
- 数字信号处理器的市场竞争及技术发展趋势(06-24)
- TMS320C6000系列DSP维特比译码程序优化设计(07-06)