基于SoC的数字摄像系统

3.4 三总线结构

为了能够对图像进行高速、高分辨率的实时处理，本系统采用三总线分离技术。第一条总线叫信号总线，具有最高的传输速率（228 MB/s），与图像处理器件相连。第二条总线叫CPU总线，是一种CPU局部总线，传输速率适中（114 MB/s）。它能通过CPU总线与信号总线相连。能直接对DRAM进行访问。第三条总线叫外设总线，传输速率最低（57 MB/s），能连到低速工作的外设电路。

3.5 电源管理

为了节电，本系统使用两种电源管理技术：一种是时钟频率调节技术；另一种是时钟挂起控制技术。

时钟频率调节技术是根据CPU所需要的处理量来调节时钟频率的值，通常可在57MHz、28MHz和0 MHz选择。当把图像数据录到卡式存储时，时钟频率为57MHz；当CPU控制CCD中的AF、AE和AWB中，时钟频率为28MHz；当CPU不处理时，时钟频率为0 MHz。这种技术能使功耗降低到最大值的20%。

时钟挂起控制技术是把时钟馈电挂在非作用功能模块，并把时钟分成27份。根据摄像机工作模式，利用功能模块和固件改变挂起时钟，从而使整个系统的功耗降低。

另外，芯片采用不同电源供电技术，即芯片内部用低电源电压（2.5V）供电，而I/O引脚用3.3V电源供电。这种供电技术也能大大降低电源的功耗。

4 性能

4.1 单块芯片的性能

本系统的单块芯片是目前较新的大规模集成电路LSI，其主要性能如表2所列。

表2 芯片主要性能

处理技术 0.25um,3层CMOS门阵列

时钟频率/MHz 最大值为57

芯片面积 10.1mm X 10.1mm

晶体管数量/个 3.35 X 10 6

电源电压/V 2.5（芯子）/3.3（I/O）

功耗/mW 700

RISC

CPU 时钟频率/MHz 57

存储器/KB 4+4

封装 FBGA封装，324引脚

4.2 单片数字摄像机的性能

利用单块芯片组成摄像机，这是SoC（System on Chip）的典型应用。摄像机的主要性能如表3所列。

表3 DSC的主要性能

CC传感器 12.7mm(1/2in),1.5 X 10 6像素PS-CC

图像分辨率 1360 X 1024像素

压缩格式 M-JPEG

记录媒体 小型快速存储器（94MB），微驱动（340MB）

处理时间 0.8s(编码)，0.6s（放音或放像）

图像容量（微驱动） 静止：4800图像，视频：50

视频限幅 VGA：15帧/s X 5，QYGA：30帧/s X 5

连续摄像（1.5像素） 20个图像（7.5个图像/s）

声音 8位16KHz

其它 LCD监视器（45.7mm,110X10 3像素）

电池：AAX2

体积：110mmX63mmX40mm

质量：220mg（主要元件）