使JTAG边界扫描与功能测试相结合
时间：06-16
来源：互联网
点击：
新方法：使边界扫描与功能测试相结合
想要全面地测试一个系统，边界扫描测试必须与功能测试一起运行。边界扫描与ICT一样，只能验证每个部件放置正确以及运行正常。它不会验证整个电路像设计的一样工作。
当把ICT与功能测试（生产结束时最常见的）相结合时，工程师几乎总会发现它们在两个不同的工作台上测试。因为对于每个JTAG链只需要一个单一连接器上的4个针脚，把边界扫描融入到一个功能测试装置上非常容易，并且能节约宝贵的时间与精力。事实上一些电子测试专家已经开始开发可以把功能和边界扫描集成到一个工作台的装置和测试台，以提供具有竞争力的总体成本以及开发时间的、更完全的设备。
图5（左）已将被测设备插入的集成功能测试与边界扫描测试装置
图6（右）装置内部，功能测试设备与边界扫描测试接口相集成的地方。
最大效率
集合功能与边界扫描测试于一个系统带来大量的和重要的好处。两个方法相互补充，在于弥补每个技术可能的缺陷，以带来更高的可靠性与有效性。两个一起使用可能创造其它方式不可能取得的、良好的测试条件。
例如，通过用于功能测试的探针的激发，可能生成能被边界扫描链所验证的模式，然后可以激活电路中可以被功能测试所验证的部分。集成方法的有效性意味着您不仅可以从一个设备中运行两种测试类型，还意味着这些测试为板卡的设计与生产提供了更大的把握。
这些益处可以从一个测试直接与FPGA相连的DAC的简单例子中看到。使用边界扫描可以恰当地驱动FPGA的I/O来为DAC的模拟输出编程，从而可以通过功能测试被捕获板测量到。另一方面，如果我们考虑一个与FPGA直接相交互的ADC，在功能测试中可以使用一个生成卡来激活前者，然后使用边界扫描来检测被ADC读数所编译的位元。
以上的集成方法允许工程师们达到：
目前有可用的强大的工具来允许您拥有交互的硬件以及执行测试序列的开发环境，以用于集成测试系统的开发。只要简单地把PXI JTAG模块装进PXI架里，它就能允许与边界扫描链的交互。它可以和适用于具体应用的功能测试的几个硬件装备在一起。
尽管边界扫描测试序列的开发应该用专业的工具（一个JTAG开发环境）来进行，生成的序列不仅可以与为功能测试所开发的序列相关联，您还可以共同管理序列中提供两类测试交互的部分。这样，一旦功能和边界扫描序列开发完成，并且集成一起，操作员接口将会被独特地定制。
通过选择一个可以允许不同类型硬件容易的结合模块测试系统，包括第三方所开发的，您就有一个可以轻松升级与配置的、集成功能和边界扫描测试的单一工作台，不仅可以提供测试的可靠性，而且减少他们的成本与时间。
什么是边界扫描？
硅设计方面的进步，例如增加器件密度和最近的BGA封装，使传统测试方法的功效大打折扣。为了克服这些问题，一些世界领先的硅生产商联合起来成立了联合测试小组。
这个小组的研究发现和建议被用来作为IEEE 1149.1标准，即标准测试访问端口和边界扫描结构的基础。这个标准保留了和这个小组的联系并且以缩写JTAG被大家所俗知。
JTAG边界扫描是一项被设计用来克服通常与复杂的、高密度的板相关联之类的测试访问问题的测试技术。通过激发位于例如FPGA与CPLD部件上的边界扫描单元，工程师们可以用一个JTAG控制器对电路进行数码地测试，并且使用强大的软件套装来精确地找到故障的位置与原因。
因为不再需要测试点，与ITC和功能测试相关的物理访问问题不再是一个问题。测试系统与边界扫描单元只通过一个4-5线测试总线相连。这必须在板卡设计中被考虑进来以确保可测性。许多领先的JTAG边界扫描系统销售商提供可测性设计指南来鼓励设计工程师们去这样做。
它是如何工作的？
所有器件核心逻辑与针脚间的信号都被一个称为边界扫描寄存器（Boundary Scan Register --- BSR）的串联扫描路径所截获。在正常工作模式下，边界扫描单元是隐形的，而在测试模式下，这些单元可以被用来设置和/或读取数值。在边界扫描过程中，一系列4-5个不同的信号被用来回报电路的性能。
想要全面地测试一个系统，边界扫描测试必须与功能测试一起运行。边界扫描与ICT一样，只能验证每个部件放置正确以及运行正常。它不会验证整个电路像设计的一样工作。
当把ICT与功能测试（生产结束时最常见的）相结合时，工程师几乎总会发现它们在两个不同的工作台上测试。因为对于每个JTAG链只需要一个单一连接器上的4个针脚，把边界扫描融入到一个功能测试装置上非常容易，并且能节约宝贵的时间与精力。事实上一些电子测试专家已经开始开发可以把功能和边界扫描集成到一个工作台的装置和测试台，以提供具有竞争力的总体成本以及开发时间的、更完全的设备。
图5（左）已将被测设备插入的集成功能测试与边界扫描测试装置
图6（右）装置内部，功能测试设备与边界扫描测试接口相集成的地方。
最大效率
集合功能与边界扫描测试于一个系统带来大量的和重要的好处。两个方法相互补充，在于弥补每个技术可能的缺陷，以带来更高的可靠性与有效性。两个一起使用可能创造其它方式不可能取得的、良好的测试条件。
例如，通过用于功能测试的探针的激发，可能生成能被边界扫描链所验证的模式，然后可以激活电路中可以被功能测试所验证的部分。集成方法的有效性意味着您不仅可以从一个设备中运行两种测试类型，还意味着这些测试为板卡的设计与生产提供了更大的把握。
这些益处可以从一个测试直接与FPGA相连的DAC的简单例子中看到。使用边界扫描可以恰当地驱动FPGA的I/O来为DAC的模拟输出编程，从而可以通过功能测试被捕获板测量到。另一方面，如果我们考虑一个与FPGA直接相交互的ADC，在功能测试中可以使用一个生成卡来激活前者，然后使用边界扫描来检测被ADC读数所编译的位元。
以上的集成方法允许工程师们达到：
- 被测设备（模拟与数字）上和所有网的所有电路全部或者接近全部的覆盖率
- 更短的测试时间-除了边界扫描与功能测试序列被并行执行的事实，考虑在测试台上装载与卸载被测试设备的时间也是必须。很明显它在使用两个工作台的时候是双倍的
- 高性能在线烧录
- 更快，更准确的故障诊断
目前有可用的强大的工具来允许您拥有交互的硬件以及执行测试序列的开发环境，以用于集成测试系统的开发。只要简单地把PXI JTAG模块装进PXI架里，它就能允许与边界扫描链的交互。它可以和适用于具体应用的功能测试的几个硬件装备在一起。
尽管边界扫描测试序列的开发应该用专业的工具（一个JTAG开发环境）来进行，生成的序列不仅可以与为功能测试所开发的序列相关联，您还可以共同管理序列中提供两类测试交互的部分。这样，一旦功能和边界扫描序列开发完成，并且集成一起，操作员接口将会被独特地定制。
通过选择一个可以允许不同类型硬件容易的结合模块测试系统，包括第三方所开发的，您就有一个可以轻松升级与配置的、集成功能和边界扫描测试的单一工作台，不仅可以提供测试的可靠性，而且减少他们的成本与时间。
什么是边界扫描？
硅设计方面的进步，例如增加器件密度和最近的BGA封装，使传统测试方法的功效大打折扣。为了克服这些问题，一些世界领先的硅生产商联合起来成立了联合测试小组。
这个小组的研究发现和建议被用来作为IEEE 1149.1标准，即标准测试访问端口和边界扫描结构的基础。这个标准保留了和这个小组的联系并且以缩写JTAG被大家所俗知。
JTAG边界扫描是一项被设计用来克服通常与复杂的、高密度的板相关联之类的测试访问问题的测试技术。通过激发位于例如FPGA与CPLD部件上的边界扫描单元，工程师们可以用一个JTAG控制器对电路进行数码地测试，并且使用强大的软件套装来精确地找到故障的位置与原因。
因为不再需要测试点，与ITC和功能测试相关的物理访问问题不再是一个问题。测试系统与边界扫描单元只通过一个4-5线测试总线相连。这必须在板卡设计中被考虑进来以确保可测性。许多领先的JTAG边界扫描系统销售商提供可测性设计指南来鼓励设计工程师们去这样做。
它是如何工作的？
所有器件核心逻辑与针脚间的信号都被一个称为边界扫描寄存器（Boundary Scan Register --- BSR）的串联扫描路径所截获。在正常工作模式下，边界扫描单元是隐形的，而在测试模式下，这些单元可以被用来设置和/或读取数值。在边界扫描过程中，一系列4-5个不同的信号被用来回报电路的性能。
电路 PCB 电阻 电子 收发器 示波器 电容 连接器 USB FPGA DAC ADC PXI CPLD 总线 相关文章：
- 集成电路的电磁兼容测试(06-06)
- 低功耗制造测试的设计-第一部分(01-29)
- 低功耗制造性测试的设计-第二部分(01-29)
- ASA测试技术在电路维修测试仪上的应用(06-28)
- 示波器前级衰减电路(06-21)
- 电调谐LC滤波器的研究与设计(11-09)