高速逻辑分析仪探测

在过去几十年中，数字设计人员一直依赖逻辑分析仪，作为系统检验的主要工具。近年来，时钟速率的加快，已经迫使设计人员考虑系统所有部分的信号完整性，包括测试能力。逻辑分析仪探头不再能够任意连接到系统上，就能够保证成功，而是必须考察探头位置、负荷及与传输线的邻近程度等因素。本文考察了在探测高速数字系统时设计人员遇到的部分常见问题，另外本文还讨论了探头的负荷模型及探测位置的影响。最后，本文讨论了把探头连接到高速系统最常用的技术：短线探测和阻尼电阻器探测。

　　逻辑分析仪探头的负荷模型

任何类型的探头的目标都是尽可能对系统提供最小的电负荷。如果探头对系统性能的变动太大，那么探头将不能帮助设计人员检验系统，因为故障原因可能完全是由探头引起的。隔离故障对有效检验故障非常重要。因此，设计人员必须能够预测探头对系统的影响，而不管其是可以忽略不计，还是占主导地位。
预测被探测的系统性能的最精确方式是在系统模拟中包括一个探头负荷模型。逻辑分析仪厂商提供RLC电路，直到预定的频率(通常是6 GHz)建立探头负荷模型。模拟不仅提供了最精确的探头影响模型，而且它们提供了一种方式，可以改变变量，监测每个变量的影响。这些变量包括探头在传输线上的位置和/或从传输线到探针的探头短线长度。一般来说，逻辑分析仪的探头负荷模型如下：



图 1. 简化的逻辑分析仪探头负荷模型

在较低频率上，电阻器会主导探头阻抗，对目标的影响最小。这是因为探头阻抗一般在20k ，而目标一般在50 - 75 。两个阻抗并联，会产生最接近的目标阻抗。在频率提高时，探头开始引入电容，其阻抗开始滚降。一旦阻抗达到目标阻抗的数量级上，来自探头的反射会成为重要问题。

在超高频率上，探头会引入电感，阻抗将提高。探头负荷的电容和电感特点会形成谐振。逻辑分析仪探头的目标是尽可能提高谐振的频率。此外，谐振的阻抗应尽可能高。如果探头阻抗下降到10-20 范围内，探头将分流出目标系统较高的频率成分。对每种探头形状，厂商将提供精确的负荷模型及阻抗与频率关系曲线。

为迅速估算探头的影响，可以使用集总电容探头模型。逻辑分析仪探头厂商对每种探头形状提供了估算的集总电容。在使用等效集总电容时，可以确定时间常数，支持端接电阻或传输线的阻抗。然后可以在系统时间常数的RMS之和中使用这种等效电容。一旦确定整体系统时间常数，可以把其转换成上升时间和带宽，预测探头对系统整体系统的影响。

　　探测位置的影响

由于探头是电路的一部分，而电路又是探头的一部分，因此可以预测两个感兴趣的点上的影响 (即接收机和探针)。探头的影响中一个主要变量是其在目标传输线上的位置。通过其在传输线上的相对位置，可以确定探头导致的反射。反射影响的严重程度取决于目标系统(即轨迹长度、端接方案、电压余量等…)。图2是一个标准传输线系统，其中列明了连接逻辑分析仪探头的最常用位置。



图2. 标准传输线的电路拓扑结构

[图示内容：]
Probe at source: 在信号　源上探测
Probe at midbus: 在中间总线上探测
Probe at load: 在负荷上探测
Source Termination Resistor: 源端接电阻器
Load Termination Resistor: 负荷端接电阻器

　　负荷端接系统

在负荷端接系统中，负荷端接电阻器仅用于传输线设计中。引入的反射被吸收到接收机上的端接电阻器中。如果这些反射和入射波或后续波同时到达，它们本身会表现为上升时间劣化或码间干扰(ISI)。在把逻辑分析仪探头连接到系统上时，探头将表现为电容不连续点。把探头插入这类系统中的最佳位置是信号源。首先，探头反射会即时发生在驱动装置上。然后这种反射会再次反射离开低阻抗驱动装置，并与入射波一起沿着传输线传送。收到的波形会经历上升时间劣化，但二次反射最小。其次，为降低电容负荷对系统的影响，探头形成的RC时间常数应尽可能低。不能改变探头的电容，但时间常数的电阻/阻抗取决于探头的位置。通过在信号源插入探头，时间常数的电阻/阻抗是低阻抗驱动装置与传输线阻抗的并联组合。这种组合在系统中产生了最低的电阻/阻抗，进而产生了最低的RC时间常数。

源端接系统

在源端接系统中，仅使用图2中的源端子。入射波在源端接电阻和传输线阻抗之间进行幅度划分。半幅度波传导到接收机上，在这里，其被100%正反射。这种反射本身会与入射波叠加在一起，产生驱动装置的原始幅度。反向传导反射会传回驱动装置，然后它被吸收到源端接电阻器中。源端子采用相应的结构，使得在除接收机之外的传输线任何位置上，观察到的波形都呈现出梯级形状。通过把其与用户定义的门限电压(通常以电压摆幅为中心)进行比较，逻辑分析仪确定被探测的信号是'1'还是'0'。这意味着如果逻辑分析仪探头位于直接接收机之外的任何地方，都将观察到这种梯级波形形状。在波形位于摆幅中间的时长内，逻辑分析仪将不能确定逻辑电平。这直接影响着分析仪的定时性能。对源端接系统，逻辑分析仪探头的位置应尽可能接近接收机。