微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 零中频的优势: PCB 尺寸减小 50% , 成本降低三分之二

零中频的优势: PCB 尺寸减小 50% , 成本降低三分之二

时间:10-31 来源:互联网 点击:
性能增强

无线电设计有若干重要的关键指标需要注意。其中包括噪声系数(NF)、线性度(IP3、IM3)、降敏、选择性等。在正常的无线电规格以外,还有一些规格也很重要,但用户往往看不到。其中包括规格分布和漂移与时间、电源、温度和流程的关系。零中频架构符合关于无线电设计的这些和其他关键要求。

通过温度、电源和流程跟踪


全集成式收发器架构的一个优势是,对于设计合理的无线电,器件匹配可能要好得多,不仅在起初是这样,而且如果设计合理,器件可以有效地进行流程、温度、电源和频率跟踪。运用通常嵌入这些集成解决方案中的信号处理技术,可以较好地消除任何残余的失配问题。虽然对IC设计来说,这是非常典型的情况,但是,无线电集成的不同之处在于,在零中频设计中,由于依赖于频率的所有项均部署于片上,所以,这些项也可以实现跟踪功能。如图1所示的典型无线电包括一个片外中频滤波器。该中频滤波器的特性会随时间、温度或器件而变化,与片上的任何元素均无关,并且不能对其进行跟踪。然而,集成滤波器的一个主要优势是,因为其以片上器件构建,所以,器件是可以扩展的,或者可以按比例相互跟踪,以保持性能稳定。对于那些不能通过设计稳定的项,可以轻松进行校准。最终结果是,在预计器件差异时,所需要的裕量要远远低于所有器件均无关的分立式设计。

例如,为混频器、中频滤波器、中频放大器和ADC各分配1 dB的噪声系数,这种做法并不罕见。在制定性能预算时,必须把这些差异级联起来。然而,在集成式设计中,所有关键技术规格要么相互跟踪,要么通过校准予以排除,结果可实现1 dB的单一器件差异,极大地简化了信号链差异。相比各项不相关的设计,这可能会对设计造成重要的影响;在各项不相关的设计中,需要额外的系统增益来抵销可能会增加的噪声—会影响到最终产品的成本、功耗和线性度。在如图2所示的集成式设计中,性能总差异要远远小于不相关设计,因此,只需较小的系统增益。

高级校正技术


在过去,零中频接收器通常有两个领域会引起人们的担忧。由于复合数据是用一对表示实部和虚部的实数级联网络生成和表示的,结果就产生了可能表示各信号链增益、相位和失调的误差,如图8所示。


图8. 表示增益、相位和失调项的正交误差

这些误差在频谱中表现为镜像,也是妨碍这些架构广泛普及的主要原因。然而,作为一种集成式解决方案,通过模拟优化和数字校正技术,可以轻松控制这些镜像。图9所示为典型的未经校正的复合数据表示方式。在图中可以看到LO泄漏(和直流失调)及镜像抑制(正交误差)。


图9. 典型的未经校正的LO泄漏和镜像抑制

LO泄漏控制


LO泄漏在I或Q信号路径中表现为增大的直流失调。其原因是LO直接耦合至射频信号路径中,并被以相干方式下变频至输出。结果产生混频器积,表现为直流失调,加入信号链里存在的任何残余直流失调中。优秀的零中频架构不但会在初始时自动跟踪并校正这些误差,还能随时间、温度、电源和流程自动跟踪和校正,结果可实现优于–90 dBFS的性能水平,如图10所示。


图10. 典型的LO泄漏控制

QEC


为了防止镜像扰乱性能,一般会采用正交误差校正 (QEC) 技术。图11展示了这种功能可能产生的影响。在此例中,镜像改善至优于–105dBc的水平,超过了多数无线应用的要求。对于LO泄漏和QEC,运用跟踪功能是为了确保在性能随时间而变化时,校正能保持最新状态,从而保证能始终实现最佳性能。


图11. LO泄漏控制条件下的典型正交校正

在无线电系统中,正交误差和LO馈通非常重要。如果误差足够大,较大的阻波器镜像有可能会屏蔽掉较小的目标信号。在图12中,一个大阻波器的镜像出现在15 MHz处,同时,一个目标信号的中心位于20 MHz。如果镜像部分或全部落在目标信号上,则会导致目标信号SNR下降,结果可能在解调功能里造成误差。一般地,LTE、W-CDMA等系统都针对这类镜像设置了合理的容差,但并非完全不受影响。一般情况下,这些系统要求75 dBc或更好的镜像抑制性能,如图11所示,运用零中频架构可以轻松达到并维持这一要求。


图12. 镜像阻碍目标信号的示例

AD9371

零中频发射和接收的一个典型示例是 AD9371。如图13所示,AD9371具有极高的功能集成度,集成了双发射、双接收以及多种额外的功能,包括观察和嗅探接收器、集成式AGC、直流失调校正(LO泄漏控制)、QEC等。该产品具有较宽的射频覆盖范围,从300 MHz至6 GHz。每个发射器均可覆盖20 MHz至100 MHz的合成带宽,而每个接收器则能覆盖5 MHz至100 MHz的带宽。虽然此器件瞄准的是3G和4G应用,但也是不超过6 GHz的许多其他通用无线电和软件定义应用的理想解决方案。


图13. AD9371集成式零中频收发器

AD9371在12 mm × 12 mm的BGA封装里集成了完整的系统功能,包括前面讨论过的依赖于频率的所有器件,以及所有校准和对齐功能。在图4所示接收功能的基础上,图14增加了必要的发射功能,造就了一种非常紧凑的双收发器设计。功耗取决于确切的配置,包括带宽和实现的功能,但是,AD9371的典型功耗仅为4.86 W,包括维持LO泄漏和镜像抑制的数字功能。


图14. 零中频收发器的典型布局

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top