定制化PSoC实现8通道SAR ADC采样16通道
时间:03-18
来源:互联网
点击:
FIFO控制
UDB可配置为8字节FIFO,用于存储来自DSI网络的数据。图9显示了配置数据通路的概览图。FIFO时钟将数据采样到FIFO。F0 Load和F1 Load负责启用或禁用FIFO。两个状态信号可提示FIFO Full事件。
图9:针对8字节FIFO的数据路径配置。
图10所示的是FIFO的工作时序。12位SAR结果分别存储在LSB_FIFO和MSB_FIFO中。Count7单元可对从15到0的通道进行排序。因此通道15到8存储于FIFO上部,通道7到0存储于FIFO下部。加载信号根据FULL状态和启用信号而生成。
图10:FIFO时序。
最后四个通道的结果一旦存储完毕后就会触发ISR读取FIFO。FIFO Enable使用Count7单元的位(如图11的红色部分所示),同时该位也与SWITCH_CLK(SDONE)同步。这样可确保EN变化不会破坏FIFO采样。
图11:为FIFO生成EN的详细设计。
设计测试
图12所示的是一个采样周期。十六个SDONE和EOC脉冲表示通道转换。十六个FIFOCLK和一个FIFO的FULL信号可对最后四个结果进行缓冲,用于说明FIFO的工作状态。请注意,SDONE和FIFOCLK之间的间隔是1μs。
图12:测试结果——一个采样周期中的信号。
图13是多个采样周期的波形。将数据从FIFO存储到SRAM的两个周期之间的间隔是大约9.56μs。
图13:测试结果——多个采样周期。
UDB可配置为8字节FIFO,用于存储来自DSI网络的数据。图9显示了配置数据通路的概览图。FIFO时钟将数据采样到FIFO。F0 Load和F1 Load负责启用或禁用FIFO。两个状态信号可提示FIFO Full事件。
![](../img/eec-Analog/Analog-130056py2aq2oacyh.jpg)
图9:针对8字节FIFO的数据路径配置。
图10所示的是FIFO的工作时序。12位SAR结果分别存储在LSB_FIFO和MSB_FIFO中。Count7单元可对从15到0的通道进行排序。因此通道15到8存储于FIFO上部,通道7到0存储于FIFO下部。加载信号根据FULL状态和启用信号而生成。
![](../img/eec-Analog/Analog-130057ck2oc03m1j2.jpg)
图10:FIFO时序。
最后四个通道的结果一旦存储完毕后就会触发ISR读取FIFO。FIFO Enable使用Count7单元的位(如图11的红色部分所示),同时该位也与SWITCH_CLK(SDONE)同步。这样可确保EN变化不会破坏FIFO采样。
![](../img/eec-Analog/Analog-130058ldy5uy4343q.jpg)
图11:为FIFO生成EN的详细设计。
设计测试
图12所示的是一个采样周期。十六个SDONE和EOC脉冲表示通道转换。十六个FIFOCLK和一个FIFO的FULL信号可对最后四个结果进行缓冲,用于说明FIFO的工作状态。请注意,SDONE和FIFOCLK之间的间隔是1μs。
![](../img/eec-Analog/Analog-130059bd2lbtc5mxq.jpg)
图12:测试结果——一个采样周期中的信号。
图13是多个采样周期的波形。将数据从FIFO存储到SRAM的两个周期之间的间隔是大约9.56μs。
![](../img/eec-Analog/Analog-130060w1lzy0nolbx.jpg)
图13:测试结果——多个采样周期。
赛普拉斯 半导体 ADC MCU 稳压电源 传感器 SoC PSoC ARM 电压 总线 相关文章:
- 赛普拉斯设计首款背面照明、数字输出的CMOS 图像感应器(05-26)
- 消费应用中的电容传感设计实用技巧(01-28)
- 如何多电机控制系统设计?(03-26)
- 电容式触摸传感器设计技巧(02-07)
- 可轻松解决LED照明混色设计挑战的实现方案(11-07)
- 电容式触摸传感器的应用设计技巧与分析(12-07)