微波EDA网,见证研发工程师的成长!
首页 > 微波射频 > 微波器件设计 > 超宽带系统中ADC前端匹配网络设计

超宽带系统中ADC前端匹配网络设计

时间:10-06 来源:mwrf 点击:

R2 并行的通路以减小VCM距理想值的偏移。

4)R7-L3//C1-R8组成的网络则主要担负吸收sampling glitch的责任。在50Ohm负载抗混叠滤波器的应用中,50Ohm负载路径即相当于采样噪声的低阻泄放路径,所以R-L//C-R电路选配一般可以不加,但是当抗混叠滤波器的负载阻抗增加,例如上文中所提到的100Ohm抗混叠滤波器的应用,R-L//C-R的网络在性能要求较高的应用中建议采用。采样噪声是由采样开关的开关切换引起的。只有在ADC输入pin脚处直接引入低阻通路才可以有效的将其吸收,这就是为何RLCR 网络需要尽可能的接近ADC输入管脚布局。否则,采样噪声会在dither的作用下转化为影响ADC性能的噪声从而恶化SNR和SFDR。此吸收采样噪声电路的最主要的组成部分为电容,采样噪声多为高频分量组成,对其形成低阻通路即低通电路或带通电路(对有用信号为高阻,对高频噪声为低阻)。C的取值不易过小,过小影响吸收效果,同样也不易过大,过大会严重影响输入带宽。两端串联的R不易过大25Ohm为宜,并联的电感主要是降低Q值,有助于平坦带内波动。当R3-L1-L2-R4 和R7-L3//C1-R8网络共存的时候,出于带内平坦度的考量,需要移去L3形成R-CR网络。

简单的取值步骤及原则:

1)如果是传统的50Ohm抗混叠滤波器设计,R1和R2各取25Ohm,无需加入R-L-L-R网络,RL//C-R的网络选配。
2)如果是100Ohm及以上抗混叠滤波器设计。接收链路需要加入R-L//C-R,选配R-L-L-R网络(选配R-L-L-R 的时候,R-L//C-R 需要换为R-C-R);反馈链路则需要加入R-L-L-R。
a)首先需要根据性能测试结果选取R-L//C-R或者R-C-R网络中的C。以H40为例,RL//C-R网络C取10pF,R-C-R网络C取3.3pF可以有效滤除(中频IF小于350MHz 应用中的)高频采样开关噪声。网络中的R取25Ohm为宜,网络中L取值原则为使LC谐振腔在有用带宽中心附近形成谐振频率。
b)然后以R1 和R2 各为100Ohm为仿真起点,出于带内平坦度的考量,仿真选取R-L-L-R的值。再平坦度满足要求的情况下,尝试降低R1和R2的值,但是需要适当增加R-L-L-R的等效阻抗作为弥补,最后找到实现ADC端组合负载目标前提下的R1和R2的最小取值。

3、ADS58H40 前端匹配网络设计

ADS58H40是一款四通道14-bit,250MSPS的高性能ADC,广泛应用在无线基站的设计中,即可以用在接收通道中,同样也可以应用在反馈通道中。这里以ADS58H40在100Ohm抗混叠滤波器负载的应用为例介绍前端匹配网络设计。

(1)接收链路拓扑架构

由于接收链路对性能指标要求高,R-C//L-R(R-C-R)的吸收采样噪声的网络必不可少,加之接收链路带宽较窄,对带内平坦度起调节作用的R-L-L-R 网络可以选配。这里Fs=245.76MSPS 采样率,中频3/4 Fs 184.32MHz,带宽80MHz,100Ohm 抗混叠滤波器负载应用为例。图5为以牺牲带内平坦度为代价的简化版前端匹配电路。R-L//C-R意在吸收采样噪声达到性能的最佳优化。C的取值以10pF为宜,L 的取值配合10pF,在所需带宽内形成谐振腔,对有用信号不衰减,对高频采样噪声起到吸收的作用。

图5 Non-input buffer ADC 接收链路设计举例A –最少的器件牺牲些许的带内平坦度 

图6为性能和平坦度相折中的网络架构,网络架构较图5复杂,但是80MHz信号带宽内平坦度远远好于上图中的简化版本设计。由于前端R-L-L-R架构的存在,这里吸收采样噪声的R-L//C-R 简化为R-C-R,C的取值以3.3pF为宜。

图6 Non-input buffer ADC 接收链路设计举例B 最优的带内平坦度 

(2)反馈链路拓扑架构

反馈链路处理信号带宽远高于接收链路,而性能要求则较接收链路低。为了满足带内平坦度的要求,R-L-L-R的平坦度调节电路必不可少。而R-C//L-R(R-C-R)采样噪声吸收电路所表现出的低通或带通特性限制了其在超宽带(BW》100MHz)的反馈链路中的应用。使得反馈链路中同样也存在着性能和带宽的折中。但考虑到反馈链路-10dBFs输入幅度下性能恶化有限(采样噪声随输入幅度的增加而增大),缺少采样噪声吸收电路的反馈链路的性能仍然满足系统性能要求。这里以Fs=245.76MSPS采样率,中频3/4 Fs 184.32MHz,带宽200MHz,100Ohm抗混叠滤波器负载应用为例。

 

图7为以牺牲些许性能为代价而取得最优带内平坦度的反馈链路前端匹配电路,R-L-L-R为带内平坦度调节电路。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top