JESD204标准解析，为什么我们要重视它？

JESD204 – 为什么我们要重视它？

就像几年前LVDS开始取代CMOS成为转换器数字接口技术的首选，JESD204有望在未来数年内以类似的方式发展。虽然CMOS技术目前还在使用中，但已基本被LVDS所取代。转换器的速度和分辨率以及对更低功耗的要求最终使得CMOS和LVDS将不再适合转换器。随着CMOS输出的数据速率提高，瞬态电流也会增大，导致更高的功耗。虽然LVDS的电流和功耗依然相对较为平坦，但接口可支持的最高速度受到了限制。这是由于驱动器架构以及众多数据线路都必须全部与某个数据时钟同步所导致的。图4显示一个双通道14位ADC的CMOS、LVDS和CML输出的不同功耗要求。


图4. CMOS、LVDS和CML驱动器功耗比较

在大约150 – 200 MSPS和14位分辨率时，就功耗而言，CML输出驱动器的效率开始占优。CML的优点是：因为数据的串行化，所以对于给定的分辨率，它需要的输出对数少于LVDS和CMOS驱动器。JESD204B接口规范所说明的CML驱动器还有一个额外的优势，因为当采样速率提高并提升输出线路速率时，该规范要求降低峰峰值电压水平。同样，针对给定的转换器分辨率和采样率，所需的引脚数目也大为减少。表1显示采用200 MSPS转换器的三种不同接口各自的引脚数目，转换器具有各种通道数和位分辨率。在CMOS和LVDS输出中，数据用作每个通道数据的同步时钟，使用CML输出时，JESD204B数据传输的最大数据速率为4.0 Gbps。从该表中可以发现，使用CML驱动器的JESD204B优势十分明显，引脚数大为减少。

表1. 引脚数比较 – 200 MSPS ADC

通道数	分辨率	CMOS引脚数	LVDS引脚数(DDR)	CML引脚数(JESD204B)
1	12	13	7	4
2	12	26	14	4
4	12	52	28	6
8	12	104	56	6
1	14	15	8	4
2	14	30	16	4
4	14	60	32	6
8	14	120	64	6
1	16	17	9	4
2	16	34	18	4
4	16	68	36	6
8	16	136	72	6

业内领先的数据转换器供应商ADI预见到了推动转换器数字接口向JESD204（由JEDEC定义）发展的趋势。ADI自从初版JESD204规范发布之时起即参与标准的定义。截至目前为止，ADI发布了多款转换器产品，兼容JESD204和JESD204A输出，目前正在着手开发输出兼容JESD204B的产品。AD9639是一款四通道、12位、170/210 MSPS ADC，集成JESD204接口。AD9644和AD9641是14位、80/155 MSPS、双通道/单通道ADC，集成JESD204A接口。DAC这方面，最近发布的AD9128是一款双通道、16位、1.25 GSPS DAC，集成JESD204A接口。欲了解有关ADI公司兼容JESD204标准的更多产品，请访问www.analog.com/jesd204

随着转换器速度和分辨率的提高，对于效率更高的数字接口的需求也随之增长。随着JESD204串行数据接口的发明，业界开始意识到了这点。接口规范依然在不断发展中，以提供更优秀、更快速的方法将数据在转换器和FPGA（或ASIC）之间传输。接口经过两个版本的改进和实施，以适应对更高速度和分辨率转换器不断增长的需求。展望转换器数字接口的发展趋势，显然JESD204有望成为数字接口至转换器的业界标准。每个修订版都满足了对于改进其实施的要求，并允许标准演进以适应转换器技术的改变及由此带来的新需求。随着系统设计越来越复杂，以及对转换器性能要求的提高，JESD204标准应该可以进一步调整和演进，满足新设计的需要。

参考文献

JEDEC标准：JESD204（2006年4月）。JEDEC固态技术协会，网址www.jedec.org
JEDEC标准：JESD204A（2008年4月）。JEDEC固态技术协会，网址www.jedec.org
JEDEC标准：JESD204B（2011年7月）。JEDEC固态技术协会。网址www.jedec.org

作者简介

Jonathan Harris是ADI公司高速转换器部门（位于北卡罗莱纳州格林斯博罗）的产品应用工程师。他担任支持射频行业产品的应用工程师已超过7年。Jonathan在奥本大学和北卡罗来纳大学夏洛特分校分别获得电子工程硕士（MSEE）和电子工程学士（BSEE）学位。联系方式：jonathan.harris@analog.com