基于Arrhenius模型快速评价功率VDMOS可靠性
时间：10-27
来源：互联网
点击：
4 结果分析
对三组试验中的失效样管进行结之间（pin-to-pin）电特性测试（第三端开路）。图4、5所示分别为失效样管（以3＃为例）与未失效样管（以5＃为例）的栅源I-V特性及栅漏I-V特性比较。
从失效样管的栅源I-V特性及栅漏I-V特性可以判断其栅极出现较大漏电流，说明栅极失去其绝缘能力，发生栅极累积失效。
由VDMOS工作原理可得，栅极发生失效时，其失去绝缘能力，因此当ｐ区反型形成沟道时，部分电子通过已击穿的栅极形成栅极漏电流，使得形成漏源电流的电子减少，造成漏源电流IDS降低。通过上述试验及理论分析可以确定漏源电流的下降是由栅极累积失效而引起的。进一步的栅极失效原因正在研究中，其结果将在后续工作中给予介绍。
5 结论
对功率VDMOS在高温环境下进行恒定应力加速寿命试验得到：
①室温下工作时（结温117℃），其寿命特征值t=3.67×106h，失效激活能E=0.54eV，这些较为完整的可靠性数据为功率VDMOS类型器件在今后的生产和应用中提供参考价值。
②恒定应力加速寿命试验中功率VDMOS的主要失效模式是漏源电流IDS的退化，其失效机理是栅极累积失效。
对三组试验中的失效样管进行结之间（pin-to-pin）电特性测试（第三端开路）。图4、5所示分别为失效样管（以3＃为例）与未失效样管（以5＃为例）的栅源I-V特性及栅漏I-V特性比较。
从失效样管的栅源I-V特性及栅漏I-V特性可以判断其栅极出现较大漏电流，说明栅极失去其绝缘能力，发生栅极累积失效。
由VDMOS工作原理可得，栅极发生失效时，其失去绝缘能力，因此当ｐ区反型形成沟道时，部分电子通过已击穿的栅极形成栅极漏电流，使得形成漏源电流的电子减少，造成漏源电流IDS降低。通过上述试验及理论分析可以确定漏源电流的下降是由栅极累积失效而引起的。进一步的栅极失效原因正在研究中，其结果将在后续工作中给予介绍。
5 结论
对功率VDMOS在高温环境下进行恒定应力加速寿命试验得到：
①室温下工作时（结温117℃），其寿命特征值t=3.67×106h，失效激活能E=0.54eV，这些较为完整的可靠性数据为功率VDMOS类型器件在今后的生产和应用中提供参考价值。
②恒定应力加速寿命试验中功率VDMOS的主要失效模式是漏源电流IDS的退化，其失效机理是栅极累积失效。
- 用LatticeXP FPGA 桥接吉比特媒体独立接口(01-18)
- 让LM1875声音更靓(02-07)
- 适合LIN总线控制车门区域应用的高级电源管理器件(02-01)
- 现代通信系统电源设计(02-13)
- 便携式应用处理器设计中的电源管理(03-02)
- 利用智能交流电控制增加家电系统的安全性(04-23)