数模转换器TQ6122的原理和应用

1 引言  

TQ6122是一种高速数模转换器芯片｡它具有8位数据位和很高的转换速度(可达到1GSa/s),可广泛用于直接数字频率合成､高速任意波形发生器､宽带视频信号生成､高清晰度显示器象素生成等方面｡该芯片设计使用灵活方便,只需合理搭配一､二块集成电路和少量的外围电路,即可构成一个完整且性能很高的数摸转换器｡

2 芯片结构及引脚说明  

2.1 TQ6122的结构特点  

TQ6122主要由锁存器､编码器､延时器､电流源阵列､R_2R电阻网络等电路组成｡其内部功能结构如图1所示｡其主要特性如下:


  
●数模转换速率高达1GSa/s;  
●数字数据位为8位;  
●具有1GHz的模拟信号带宽;  
●输出可直接作为射频的前端;  
●采用44脚QFP封装;  
●时钟输入采用差分ECL电平标准?数据输入采用单端ECL电平标准;  
●工作温度范围为-20~85℃;  
●标称功耗为1.3W;  
●无杂散动态范围(SFDR)不小于45dBc｡  

2.2 TQ6122的引脚功能  

TQ6122的引脚排列图如图2所示｡各引脚的说明如下(括号中的数字为引脚号):  

VSS(1､11､12､33､34､44):-5V数字电源输入端  
VAA(22､23):-5V模拟电源输入端  
DGND(6､28､37､40):数字地  
AGND(13､14､15､18):模拟地｡  
BLANK(5):该端置高且下降延到达时,内部数据位都被置高｡  
SELA(7):置高时选择A端数据输入,置低时选择B端数据输入｡  
A0~A8(26､27等36):数字信号输入端,A7为数据最高位,A0为数据最低位｡  
B0､…… B7(38等):数字信号输入端,B7为数据最高位,B0为数据最低位｡  
CLOCK､ CLOCK(9､10):差分时钟输入端｡  
VOUT､VOUT(16､17):模拟信号输出端,为差分信号｡
BLANK DISABLE(19):如果需要用BLANK端,则连到VAA端,若不需要,则连到AGND｡  
IREF(24):输入参考电流,直接连接到模拟地,是开关阵列的虚拟电流源｡  
VSENSE(20):输出判断电压,芯片正常工作时有输出,且VSENSE=-4.2V｡  
VREF(21):电压基准输入端,一般在其VREF=-4V时,输出的模拟信号峰值为1V｡  
ECLREF(25):可选的ECL电平参考电压,当数据和时钟为ECL电平时,该脚可不接,此时芯片内部产生电压为-1.3V｡



3 TQ6122的典型应用  

这里仅以TQ6122芯片在背景信号发生器的应用为例,介绍TQ6122在工程实践中的应用｡TQ6122输入的数字信号要严格同步,这样才能保证D/A转换器输出的准确性和精度,8位数据位的同步可通过时延控制芯片来调整｡TQ6122模拟信号输出电压可通过负载进行调解,一般可选取典型值为50Ω｡  

本设计中,D/A转换器的模拟输出为差分信号,其中正端信号作为本级的输出送入频率综合器进行混频,负端信号送到一块检测电路板进行本级的信号检测,以便在没有示波器的情况下对系统进行大致的测试｡  

TQ6122的使用非常灵活方便,它只需一块电压基准芯片和一块运算放大器以及少量的外围电路即可｡这两块集成电路的主要用途是为数摸转换芯片产生参考电压｡具体电路如图3所示｡  

在图3中参考电压的精度､稳定度和抖动对产生的模拟信号精度､稳定度和抖动有很大的影响｡MC1403是ONSEMI公司生产的电压基准芯片,该芯片的性能完全可以满足TQ6122对参考电压的要求｡电压基准MC1403的输出与芯片的反馈输出Vsense通过运算放大器MC34071构成的负反馈电路可以将VREF很好的稳定在-4V,从而可进一步减小外部电源细微变化的影响,从而确保输出模拟信号的精度和稳定度｡  

该D/A转换器输出的模拟信号通过滤波电路可滤除V/UHF波段以外的杂波信号,采用MINI公司生产的PLP-90低通滤波器可抑制60dB以上的带外杂波｡LP-90是一种高性能的低通滤波器,90MHz以下的信号均可通过｡

4 应用中的几个问题  

所有的电源稳压模块的输入输出都要通过三重滤波,以分别滤除高频､中频和低频三重杂波,保证电源不带任何干扰,同时在芯片电源输入时,要进行电源去耦｡另外,模拟电源､数字电源､时钟电源都要采用0.01μF的电容来对各自的地进行旁路去耦｡去耦电容应尽量靠近芯片电源的输入端,最好采用表面贴装元件以减小引线带来的干扰,且电容和芯片应在同一层面上,以减少寄生电感和电容｡  


数字地､模拟地､时钟地应分别连接,以减少相互间的干扰｡数字地､模拟地､时钟地在电源输入端可采用磁珠进行单点连接,以避免各地间的相互干扰｡此外,模拟电源､数字电源在电源接入端也必须用磁珠进行隔离,以避免电源间的干扰｡  

根据分布参数的网络理论,高速电路与其连线间的相互作用是决定性因素,在系统设计时不能忽略｡随着门传输速度的提高,在信号线上的反射有可能相应增加,相邻信号线之间的串扰也将成比例地增加｡为了解决反射和串扰问题,在ECL电路的 系统设计中,一般采用传输线阻抗匹配(端接)法和屏蔽隔离等来使传输信号的完整性得到保证｡常用的端接方法有并联(50Ω接到-2V)､串联(50Ω接到VEE)､组合(82Ω接到VCC,130Ω接到VEE)三种｡在设计时应特别注意:不要使D/A转换板上的信号速率太高,同时信号种类也比较多,因此,笔者设计时采用了四层板来对重要信号线进行屏蔽,从而减少了信号间的串扰｡其中上下两层走微带线并严格控制阻抗匹配｡高速数字信号端在连接时不能单纯采用主动并行端接技术,否则不能保证高速信号的完整性,因而要对主动并行端接技术进行改进,并应对偏移电压进行电源滤波｡此板中的偏移电压为-2V,设计时应在-2V电源的端接处加一个0.01μF的滤波电容,以保证高速信号不受板中时钟的干扰,从而保证输出模拟信号的准确度｡