基于AD6620和AD6640的数字中频接收系统实现

软件无线电(Software Radio)是由JeoMitola于1992年提出的。它的基本思想就是通过构建一个标准、开放、模块化的通用硬件平台，将无线通信系统中诸如调制解调、加密等各种功能利用软件编程来实现，并使宽带A/D和D/A转换尽可能靠近天线。经过多年的发展，现已取得许多瞩目的成果，它以其极强的灵活性和开放性代表着无线通信的发展趋势。

数字下变频技术（DDC）是软件无线电的技术核心之一。在传统的模拟接收系统中由于器件的固有缺陷使得模拟正交解调方法很难保证I、Q两路信号具有精确的幅度一致性和相位正交性，从而降低了整机性能。近年来随着数字处理芯片技术的不断提高，出现了不少如快速傅里叶变换法、数字混频正交变换法等的数字正交解调方法，其中数字混频正交变换法与模拟解调原理一致，是一种理想的解调法。

数字下变频正是采用数字混频正交变换与低通滤波相结合实现的。因而正交信号的幅度一致性和相位正交性的好坏主要由DDC的数据精度决定，进而也就影响着整机的性能，另一方面DDC受处理速度的限制决定了数据的最大输入速度，从而也决定了A/D转换的最高采样速率。

在软件无线电的系统中A/D起着关键作用，它一方面是由模拟环节进入数字环节的通道，另一方面根据带通采样定理它还具有下变频的作用。通常我们要求A/D转换器有足够的工作带宽和较高的采样速率同时应有较高的A/D转换位数以提高动态范围。

芯片介绍

A/D转换器
本设计采用AD公司生产的AD6640，它是一种单片式的12位模数转换器，内含采样保持电路和基准源，单电源供电，TTL/CMOS兼容电平输出，采样速率可达65MSPS，其转换结构采用两级子区式，功能框图如图1。它的模拟信号输入方式为差分结构，各输入电压范围为以2.4V为中心，上下摆动在0.5V内。故AD6640的输入信号的最大峰峰值2V。



数字下变频器

在本设计中选用了美国ADI公司推出的一款数字接收信号处理芯片AD6620，其功能强大，特别适合于高速信号数字下变频的实现。它的主要特点有：采用16 位线性比特补码输入（另加3bit指数输入）；单信道实数输入模式最大输入数据速率高达67MSPS；双信道实数输入模式与单信道复数输入模式最大输入数据速率高达33.5MSPS；具有可编程抽取FIR 滤波器与增益控制，抽取率在2-16384 之间可编程；输出具有并行、串行两种输出模式，并行模式为16 比特补码输出。

AD6620的原理框图如图2，内部信号处理单元由四个串联单元组成，分别为：频率正交变换单元、二阶积分梳状滤波器（CIC2）单元、五阶积分梳状滤波器（CIC5）单元和一个系数可编程的RCF滤波器单元。



系统设计

以实例介绍数字接收系统的组成。假设输入信号的中心频率为60MHz，带宽为3MHz，其峰峰值为2V。首先，因为输入信号的条件全部满足AD6640的要求故可以完全按照ADI公司提供的标准电路对A/D单元进行电路设计。由于输入信号的中心频率较大，同时其fs >>B =fh-fl，故采用Nyquist带通采样定理采样。



式（1）中，n取能满足fs≥2（fh-fl）的正整数（0、1、2、…）根据公式求得n的最大值为19，fs为6.15MHz。但这是保证信号采样时无混叠的最小频率。在数字化过程中，采样频率fs越大，噪声基底越低。因为总的积分噪声保持不变而噪声将在更宽的频段上扩展，因而fs过低将导致信噪比的恶化。在本实例中综合考虑选取n为2则fs=48MHz。在本实例中为使系统相对简洁，让AD6620与AD6640共用同一个时钟源fs=48MHz。

应用AD6620的关键是根据所要实现的功能对其进行初始化设置。AD6620中含有多个寄存器。当AD6620经过一硬复位信号（任一低电平超过30ｎｓ的脉冲信号）后，地址为300Ｈ的模式控制寄存器的bit0被置为1，此后AD6620处于软复位状态。在该状态下，AD6620不处理输入数据而是对AD6620的各寄存器进行设置（其主要为对CIC2、CIC5、RCF滤波器系数、NCO频率和工作模式控制寄存器的设置）。

在AD6620中地址为303H的32位寄存器存储着NCO的频率，其数值由下列公式确定：
.


另外AD公司为用户开发提供了一套软件，利用该软件可轻松地按照要求确定CIC2、CIC5和RCF三滤波器的抽样率的值。特别注意在本实例中由于信号输入速率与芯片处理速率一样故CIC2的抽样率必须大于等于2（这是由于数据进入CIC5单元只有一条通道而CIC2处理单元输出有I、Q两路信号，他们必须共用同一通道）。

通过两个梳状滤波器的抽样后已抑制了部分干扰噪声，但为了更好地滤除噪声AD6620提供了一个可编程FIR 滤波器，其阶数最高可达255阶，但具体选取多大由系统决定。寄存器中的数据由窗函数确定，在此可以选取不同的窗来调整系统使其达到最佳。

在AD6620还有一个重要的确定运行模式的寄存器，其地址为300H，它的bit0=1则系统处于软复位状态这已在前面提到；bit1=1则系统为双通道实数输入模式；bit2=1则系统为单通道复数输入模式；若bit0、bit1、bit2都为0则系统进入单通道实数输入模式；若bit3=1我们判该AD6620为系统的同步主机，否则为从机。若为单芯片处理必须将该芯片置为从机。

通过一个单片机或DSP芯片或FPGA/CPLD芯片对AD6620进行初始化，需要注意的是AD6620的输入信号必须是3.3V的低压CMOS信号。故选用89LV51单片机。当然也可把5V信号通过一电平转换接口（如74LCX2244）后传给AD6620，但电路相对较为复杂。

AD6620的输出串并行兼可，本实例我们将其输出信号通过锁存器并行传输给后面的DSP或FPGA等信号处理芯片。故本系统的结构框图如图3所示。



在硬件设计过程中还有几个时序必须注意：

（1）D6620的输入数据的时序（图4a）：AD6620是在上升延读取数据，而在系统中由于AD6640与AD6620用同一时钟，故在A/D采样输出后必须添加延时，否则，AD6620将读不到数据。在本设计中采用将输入AD6620的时钟反相的方法来满足时序要求。同时，由于采用3.3V的非门取反，所以也满足AD6620的输入电平要求。

（2）AD6620的初始化数据输入时序（图4b）：在该时序中的CS信号在第（N+3）个采样时钟时必须被复位为高电平。在本设计里用单片机提供的WR信号经计数器计数控制得到符合要求的CS信号。