双极性集成电路的ESD保护
时间:07-14
来源:互联网
点击:
集成电路需要抗静电保护电路,一些保护电路是内置的,一些保护措施则来自具体的应用电路。为了正确保护IC,需要考虑以下内容:
·对IC造成ESD的传递模式
·IC内部的ESD保护电路
·应用电路与Ic内部ESD保护的相互配合
·修改应用电路提高IC的ESD保护能力
IC内部的ESD保护可以阻止传递到芯片内部敏感电路的较高能量,内部钳位二极管用于保护IC免受过压冲击。应用电路的外部去耦电容可将ESD电压限制在安全水平。然而,小容量的去耦电容可能影响IC的保护电路。如果使用小去耦电容,通常需要外部ESD电压钳位二极管。
ESD传递模式
ESD电平用电压描述,这个电压源干与IC相连的电容上的储存电荷。一般不会考虑有上千伏的电压作用于IC。为了评估传递给IC的能量,需要一个模拟放电模型的测试装置。
ESD测试中一般使用两种充电模式(图1),人体模式(HBM)下将电荷储存在人体模型(100pF等效电容)中,通过人体皮肤放电(1.5kΩ等效电阻)。机器模式(MM)下将电荷储存在金属物体,机器模式中的放电只受内部连接电感的限制。
以下概念对于评估集成电路内部的ESD传递非常有用:
1.对于高于标称电源的电压来说,IC阻抗较低。
IESD=VESD/Z ZHBM=1.5kΩ
2.在机器模式下,电流受特征阻抗(约50Ω )的限制。
ZMM=V/I=L/C0
低阻能量损耗:
E=1/2C0×V2和E=1/2L×I2
3.如果ESD电流主要流入电源去耦电容,施加到IC的电压由固定电荷量决定:
4.能够在瞬间导致IC损坏的能量相当于微焦级,有外部去耦电容时,这一考虑非常重要:
E=1/2 C1×V12
5.耗散功率会产生一定热量,假设能量经过一段较长的时间释放掉,随之降低热量。
P=E/t
ESD能量传递到低阻时可以考虑其电流(点1和2);对于高阻而言,能量以电压形式传递,为IC的去耦电容充电(3)。对IC造成损坏的典型能量是在不到一个毫秒的时间内将微焦级能量释放到IC(4和5)。
IC内部保护电路
标准保护方案是限制到达IC核心电路的电压和电流。图1所示保护器件包括:
·ESD二极管:在引脚与电源之间提供一个低阻通道。
·电源钳位:连接在电源之间,正常供电条件下不汲取电流,出现ESD冲击时呈低阻。
ESD二极管
二极管连接在测试引脚和电源之间,为ESD电流提供低阻路径。
如果对IC进行HBM测试,测试电路的初始电压是2kV,ESD电流约为1.33A:
IESD=2kV/1.5kΩ±10%
大电流在ESD二极管和引线上产生I-R压降,该电压高于二极管本身的压降。IC可靠性报告中给出了器件设计所能承受的ESD测试电压。
电源钳位
引脚之间需要为ESD电流提供低阻路径,包括电源引脚。钳位电路在正常工作状态下呈现为高阻抗。
双极性IC的钳位操作类似于在受保护核电路中受冲击时呈现击穿状态,钳位晶体管的过压导致集电极-基极之间的雪崩电流,发射结的正向偏置会进一步提高集电极电流,导致快恢复状态。
钳位二极管在IC其它电路遭到破坏之前导通,二极管要有足够的承受力,保证ESD电 流不会导致二次击穿。
ESD保护和应用电路
电源去耦电容会影响钳位操作,钳位二极管在低于绝对额定电压的正常供电情况下呈现高阻抗。电荷传递到去耦电容可能产生高于IC额定电压的电平,但还不足以使二极管导通。此时,电容相当于一个能源,迅速将能量释放到IC。
对于一个给定的去耦电容,ESD测试中初始电压的变化遵循电荷守恒。例如,使用一个0.01μF去耦电容,2kV HBM测试电压可以达到20V。
V1=VESD×C0/(C0+C1)或20V=2kV×100pF/(100pF+0.01μF)
被保护引脚电容上的能量如图4所示,对小的去耦电容,钳位二极管通过进入快恢复模式限制V1。电容越大,能量越大。
钳位电压高于器件所能承受的电压(典型值6V),低于二极管的快恢复电压(~10V),对于存在去耦电容的情况,由于电容储能可能导致某些问题。如果器件在没有外部电路的情况下进行测试,10V电压是可以接受的,对器件不会构成威胁。
提高ESD保护
使用大尺寸去耦电容有助于提高IC的ESD保护,使用足够大的电容时,ESD电荷不会打开钳位二极管。提高电容值实际上是降低了注入到器件的能量,因为C1远大于C0:
C1电容增大两倍,能量降低一半。
对于高速双极性IC,HBM测试中吸收的最大能量是lμJ;2kV人体模式中,如果电容小于0.02μF,钳位二极管会产生动作,如图4所示。为了使去耦电容的能量低于lμJ,去耦电容有两种选择:要么容值大于0.05μF,要么小于0.005μF。当使用更高的测试电压时,0.05μF电容的尺寸要增大。
实际应用中,通常不允许使用更大的电容。浪涌电流的要求会限制电容尺寸。如果不控制电压摆率,唯一限制浪涌电流的途径就是限制去耦电容的尺寸。
IIN=C1×dV/dT
去耦电容与电源间的引线总是存在一定量的电感,通常也会接入一个滤波电感。这种配置下,最大浪涌电流取决于滤波电感与去耦电容的特征阻抗,类似于图2提到的机器模式中的电流限制。
·对IC造成ESD的传递模式
·IC内部的ESD保护电路
·应用电路与Ic内部ESD保护的相互配合
·修改应用电路提高IC的ESD保护能力
IC内部的ESD保护可以阻止传递到芯片内部敏感电路的较高能量,内部钳位二极管用于保护IC免受过压冲击。应用电路的外部去耦电容可将ESD电压限制在安全水平。然而,小容量的去耦电容可能影响IC的保护电路。如果使用小去耦电容,通常需要外部ESD电压钳位二极管。
ESD传递模式
ESD电平用电压描述,这个电压源干与IC相连的电容上的储存电荷。一般不会考虑有上千伏的电压作用于IC。为了评估传递给IC的能量,需要一个模拟放电模型的测试装置。
ESD测试中一般使用两种充电模式(图1),人体模式(HBM)下将电荷储存在人体模型(100pF等效电容)中,通过人体皮肤放电(1.5kΩ等效电阻)。机器模式(MM)下将电荷储存在金属物体,机器模式中的放电只受内部连接电感的限制。
以下概念对于评估集成电路内部的ESD传递非常有用:
1.对于高于标称电源的电压来说,IC阻抗较低。
IESD=VESD/Z ZHBM=1.5kΩ
2.在机器模式下,电流受特征阻抗(约50Ω )的限制。
ZMM=V/I=L/C0
低阻能量损耗:
E=1/2C0×V2和E=1/2L×I2
3.如果ESD电流主要流入电源去耦电容,施加到IC的电压由固定电荷量决定:
4.能够在瞬间导致IC损坏的能量相当于微焦级,有外部去耦电容时,这一考虑非常重要:
E=1/2 C1×V12
5.耗散功率会产生一定热量,假设能量经过一段较长的时间释放掉,随之降低热量。
P=E/t
ESD能量传递到低阻时可以考虑其电流(点1和2);对于高阻而言,能量以电压形式传递,为IC的去耦电容充电(3)。对IC造成损坏的典型能量是在不到一个毫秒的时间内将微焦级能量释放到IC(4和5)。
IC内部保护电路
标准保护方案是限制到达IC核心电路的电压和电流。图1所示保护器件包括:
·ESD二极管:在引脚与电源之间提供一个低阻通道。
·电源钳位:连接在电源之间,正常供电条件下不汲取电流,出现ESD冲击时呈低阻。
ESD二极管
二极管连接在测试引脚和电源之间,为ESD电流提供低阻路径。
如果对IC进行HBM测试,测试电路的初始电压是2kV,ESD电流约为1.33A:
IESD=2kV/1.5kΩ±10%
大电流在ESD二极管和引线上产生I-R压降,该电压高于二极管本身的压降。IC可靠性报告中给出了器件设计所能承受的ESD测试电压。
电源钳位
引脚之间需要为ESD电流提供低阻路径,包括电源引脚。钳位电路在正常工作状态下呈现为高阻抗。
双极性IC的钳位操作类似于在受保护核电路中受冲击时呈现击穿状态,钳位晶体管的过压导致集电极-基极之间的雪崩电流,发射结的正向偏置会进一步提高集电极电流,导致快恢复状态。
钳位二极管在IC其它电路遭到破坏之前导通,二极管要有足够的承受力,保证ESD电 流不会导致二次击穿。
ESD保护和应用电路
电源去耦电容会影响钳位操作,钳位二极管在低于绝对额定电压的正常供电情况下呈现高阻抗。电荷传递到去耦电容可能产生高于IC额定电压的电平,但还不足以使二极管导通。此时,电容相当于一个能源,迅速将能量释放到IC。
对于一个给定的去耦电容,ESD测试中初始电压的变化遵循电荷守恒。例如,使用一个0.01μF去耦电容,2kV HBM测试电压可以达到20V。
V1=VESD×C0/(C0+C1)或20V=2kV×100pF/(100pF+0.01μF)
被保护引脚电容上的能量如图4所示,对小的去耦电容,钳位二极管通过进入快恢复模式限制V1。电容越大,能量越大。
钳位电压高于器件所能承受的电压(典型值6V),低于二极管的快恢复电压(~10V),对于存在去耦电容的情况,由于电容储能可能导致某些问题。如果器件在没有外部电路的情况下进行测试,10V电压是可以接受的,对器件不会构成威胁。
提高ESD保护
使用大尺寸去耦电容有助于提高IC的ESD保护,使用足够大的电容时,ESD电荷不会打开钳位二极管。提高电容值实际上是降低了注入到器件的能量,因为C1远大于C0:
C1电容增大两倍,能量降低一半。
对于高速双极性IC,HBM测试中吸收的最大能量是lμJ;2kV人体模式中,如果电容小于0.02μF,钳位二极管会产生动作,如图4所示。为了使去耦电容的能量低于lμJ,去耦电容有两种选择:要么容值大于0.05μF,要么小于0.005μF。当使用更高的测试电压时,0.05μF电容的尺寸要增大。
实际应用中,通常不允许使用更大的电容。浪涌电流的要求会限制电容尺寸。如果不控制电压摆率,唯一限制浪涌电流的途径就是限制去耦电容的尺寸。
IIN=C1×dV/dT
去耦电容与电源间的引线总是存在一定量的电感,通常也会接入一个滤波电感。这种配置下,最大浪涌电流取决于滤波电感与去耦电容的特征阻抗,类似于图2提到的机器模式中的电流限制。
集成电路 电路 二极管 电容 电压 电阻 电感 电流 滤波器 Maxim 相关文章:
- 基于新型ASSP LTC3455的硬盘MP3电源设计(06-07)
- 单片彩色LCoS显示系统的设计实现(09-09)
- 具有开关电源通路管理的下一代电源管理集成电路(08-28)
- 如何利用DCP获得更精确的性能(10-01)
- 集成电路的种类与用途(09-20)
- CMOS集成电路中ESD保护技术研究(10-17)