AD6645型模/数转换器在软件无线电中的应用

1 引言

软件无线电是基于一种通用的硬件平台，通过加载不同的软件实现不同的无线通信功能，它是一种全新的开放式结构体系，其核心设计思想是在尽可能靠近天线的地方使用宽带A/D转换器，在射频段将信号数字化，在DSP中用软件实现所有功能，受硬件发展水平的限制，目前存在二大瓶颈：一是A/D转换器的速率和性能，二是DSP的处理速度。A/D转换器在系统中所处的位置是很关键的，因为它直接反映软件化的程度，对理想的软件无线电而言，A/D转换器的动态范围必须为100dB－120dB，最大信号输入频率在1GHz－5GHz之间，目前器件发展水平很难实现这些技术指标，即使实现了这些指标，如此大的数据量也是后面的DSP无法承担的，所以折衷的方案就是进行中频采样。

2 选择依据

A/D转换器的选择既要考虑A/D转换器的性能又要考虑能满足系统所要求的动态范围和性能指标。评价A/D转换器的性能指标主要有A/D转换位数、无寄生动态为（（SFDR）、信噪比（SNR）、转换速率、量化灵敏度等。一般来说A/D转换器的转换位数越多越好，转换位数越多，其动态范围就越高。由于本设计硬件平台中选用的HSP50214型可编程下变频器输入是14位，因此选用14位的A/D转换器。在目前的无线电中频方案里，一般都采用欠采样技术，采样频率一般为几十赫兹至上百赫兹，若对中频为70MHz、带宽为2MHz的信号（AM或FM）采用40MHz采样，由A/D转换器的理论SNR公式可知：

SNR＝6.02B＋1.76＋10Log10（fs/2fmax）dB ＝6.02×14＋1.76＋10log10（40×106/2×71×106）dB ≈81dB

式中，B为A/D转换器位数，fs为采样速率，fmax为输入信号的最高频率。在实际测试中，A/D转换器的最后2位会不停变化，其有效位（ENOB）为12位，代入上式后可得SNR为69dB。所以AD6644和AD6645都能满足要求，由于AD6645的孔径抖动小于0.2ps，AD6645的孔径抖动小于0.3ps，所以在中频接收系统中用AD6645效果会更好一些。目前市场上的高速采样器件种类繁多，表1列出一些主流A/D转换器的主要技术参数。



3 主要特点

AD6645是带宽A/D转换器系列中继AD9042（12位41MS/s）和AD6640（12位65MS/s）、AD6644（14位，40MS/s，65MS/s）后的第四代产品，其主要特点如下：

保持采样率可达80MS/s；
工作带宽达270MHz；
多音无寄生动态范围（SFDR）为100dB；
对200MHz信号采样时采样抖动时间为0.1ps；
数字输出可以在3.3V下工作，便于与数字ASIC接口；
功耗为1.5W。

4 工作原理

如图1所示，AD6645采用3级子区式转换结构，这种设计的好处是保证了转换的精度和速度又实现了较小的功耗和封装尺寸，AD6645有2个互补的模拟输入端AIN和AIN反，2路输入经过缓冲后先进入第一个保持器TH1，ENCODE脉冲为高时TH1处于保持状态，TH1的保持值作为5位A/D转换器ADC1的输入，其输出驱动1个5位D/A转换器DAC1。经过延迟后的模拟信号减DAC1的输出后在TH3的输入端产生第一个剩余信号，保持器TH2补偿由ADC1造成的延迟。



在由1个5位ADC2、5位DAC2和1个TH4组成的第二转换阶段中，TH4保持的第一个剩余信号减去DAC2的量化输出产生第二个剩余信号作为TH5的输入，TH5驱动最后一个6位A/D转换器ADC3，将ADC1、ADC2和ADC3的输出相加并经数字误差校正逻辑修正后将得到并行输出的14位二进制补码数据。

5 实际应用

5.1 时钟输入电路

为了保证14位的精度，对AD6645的采样时钟质量要求较高且要具有低相位噪声。为了获得最佳性能，AD6645的时钟必须采用差分输入，时钟信号可通过1个变压器或电容器交流耦合到ENCODE和ENCODE反脚，这2个引脚在片内被偏置，无需外加偏置电路，为了提高时钟信号的差分输入质量，本设计采用了Motorola公司的MC100LVE16型低压差分接收器，它的抗抖动性能非常好，整个连接电路如图2所示，差分输出端Q和Q反的电压较小，和后面的AD6645输入电压不匹配，因此分别加上偏置电压。



5.2 模拟输入电路

作为新型的高速、大动态范围A/D转换器，AD6645的模拟信号输入也应为差分形式，因为在模拟信号阶段差分输入对偶次谐波有很高的共模抑制比，可以提高电路的性能，采用差分输入在制作PCB时也有很大的好处：其一是对电源和地引入的噪声有很高的共模抑制比；其二是对由本振反馈引入的共模信号也有很强的抑制作用。

AD6645的模拟输入电压被偏置到2.4V，在电路内部每个模拟输出通过1只500Ω电阻器连接到2.4V偏置电压和差分缓冲器，因此驱动AD6645的模拟信号必须通过交流耦合送进输入端，实际使用时可以采用如图3所示的4：1阻抗变换器来实现。



5.3 信号输出

AD6645的数字输出有固定的输出摆动率（1V/ns），制作PCB时，1个CMOS门加上布线会产生大约10bF的电容，因此每有1位转换输出就会有10mA的动态电流出入器件，满量程输出即14位输出时就会有140A的电流，所以在每条输出数据线上要串联100Ω的电阻器以限制这些电流流入接收器件，在软件无线电的中频采样方案中，采用在AD6645后接1个HSP50214B型下变频器来进行降频、抽取、滤波等一系列处理，二者之间加1个74LCX574型锁存器。数据准备输出信号DRY作为74LCX574的时钟输入，并经反相器后作为HSP50214B型数字下变频器的前端时钟CLKIN输入。

5.4 注意事项

AD6645对时钟电路要求比较苛刻，该电路接收到的任何噪声都会造成数字化性能的恶化和总体性能的降低，因此一定要将其与数字输出和模拟输入隔离开来，除了布线应尽量短外，整个采样电路下面要大面积覆铜接地以降低干扰，模拟部分和数字部分的供电电源AVcc（5V）和DVcc（3.3V）要尽量分开，在电源滤波中使用高频特性好的陶瓷电容器来抑制噪声，数字地和模拟地应该分开并通过高频磁珠单点接地。在实际调试时，时钟信号不理想，可用门电路进行整形，DRY信号较小，也可用NC7SZ32型门电路进行整形驱动。