基于FPGA和AD1836的I2S接口设计

软件仿真


　　模块的仿真也是在软件QuartusⅡ6.0中实现的，仿真波形如图4所示。为了便于仿真，在24位的并行数据输入口输入十六进制的常数AB15F7H，此时送入左右通道的数据是相同的。从仿真波形中可以看出，当start信号高有效后，位数据时钟和左右通道数据切换时钟送出，将并行的24位数据AB15F7H从数据线上串行送出，在多余的位数据时钟处数据线上的数据为0，仿真结果与I2S接口时序图相符合。
　　结束语
　　本文以FPGA为控制单元，完成了AD1836中D/A部分的I2S接口设计，它在数字音频系统的设计中有一定的参考和实用价值。该设计已经成功运用在某话路特性综合测试系统中，性能良好。