网络应用中的SRAM

计数器

在每一种网络应用中，始终需要保持量度(metrics)。计数器是跟踪网络活动所必需的。对于每种网络协议而言，都需要跟踪一种特定的量度。例如：在IP层(第三层)，通常设置了用于显示以数据报形式发送的网络通信量的数据报/秒计数器。这些数据报一般都是广播信息包，因此，为了减少广播通信量，了解哪些服务和处理采用了数据报是很有必要的。该信息可通过数据报计数器获得。在TCP(即第4层)中，一个相似的计数器是TCP段/秒计数器，它能够提供网络接收和发送的TCP段的总数。此外，每个网络都保留了误差计数器，用于跟踪检测到的传输误差和冲突的数量。大体而言，每个网络所需的计数器数量的增加将被视作网络缓冲空间不足的表现。

统计

除了NetFlow之外，有些供应商还把帐单编制和诊断作为统计以单独的系统来实现。例如，在服务提供商的网络中，帐单编制形成了一个非常重要的量度。每一个客户的网络使用记录都应加以保存，以获得该客户的记帐信息。统计信息可以按照每个数据流或每个聚合组来存储。在统计缓冲器中，对于存储器的选择来说，延迟和突发操作是重要的决定因素。在包处理过程中，需要对统计数据进行快速存取，因此，低延迟是至关重要的。而且，由于统计数据的位数往往不是很大，应优先选择采用短突发操作或无突发操作的SRAM。

与计数器相似，在大多数客户系统中，统计都是借助类似的数学算法和存储于DDR SRAM中的数据来实现的。对计数器用SRAM的所有速度和存储密度规格的要求也适用于统计SRAM。

包缓冲器

包缓冲存储器通常被用于在包处理过程中对输出端口和交换机结构中的信息包进行缓冲。在标准线卡中，包处理器具有一个包缓冲器，在该缓冲器中，信息包的内容将在执行包信头处理的同时被存储。包缓冲存储器中的决定因素是ASIC/NPU的速度以及线路速率。运行速度较慢的ASIC需要存储密度较大的缓冲存储器。缓冲存储器还取决于线卡所提供的服务类型。如果执行的是较为复杂的服务，则ASIC通常需要更多的时间来处理信息包，因而必须进行更多的缓冲处理。ASIC设计或NPU的选择还决定了包括突发操作和I/O宽度要求在内的其它特性。对于其中的某些应用而言，延迟是至关重要的指标。在这样的场合中，应选择具有较低延迟的包缓冲器。所以，这样的设计通常把QDR或DDR SRAM(而不是DRAM)用于包缓冲。然而，有些应用需要一个较深的包缓冲器，ASIC需要执行更多的操作。此时，最为经济的解决方案是采用DRAM来实现该功能。因此，在实现包缓冲器的过程中，始终需要进行权衡。目前，线卡的设计目标是实现更高的速度并处理更多的信息包。这意味着包缓冲处理器应当兼具深度和速度。针对这种要求，采用QDR SRAM来实现将是理想的解决方案。

队列管理/通信量规整

队列管理器负责确保接收到的信息包是否符合通信契约。队列管理器的工作内容包括在与契约进行比照之后对信息包进行标注。每个线卡接口都拥有一个输入队列(输入信息包将被置于该队列之上，以等待路由选择处理器的处理)和一个输出队列(路由选择处理器把即将在接口上发送的待发信息包置于该队列上)。在某些场合，客户可通过实现计数器来管理这些队列(根据处理能力来管理输入信息包的流动)。由于该应用对速度的需求更甚于对密度的需求，且读/写比例几乎为1，因此，QDR SRAM 将是其理想选择。
动态存储器分配

在线卡上，通常存在几组面向不同应用的存储器。这往往会增加电路板上的存储芯片数量以及同一个设计中所使用的存储器类型。如今，设计师在着手实现存储分配器时采用的是SRAM，以管理可用的存储器组。该存储分配器SRAM负责存储所有存储器组的地址规范，并根据请求向提出请求的应用提供对一组特定存储器的存取。这使得设计师能够在不同的应用之间共用同一组存储芯片，而不会发生请求冲突。该应用要求对SRAM进行快速存取，而且几乎都是读操作较多而写操作较少。因此，对于该场合而言，最合适的选择是DDR SRAM。

结语

新型网络应用为QDR和DDR SRAM赢得设计机会敞开了多扇大门。由于目前这一代具有300MHz(DDR)速度和72Mb数据存储空间的QDRII/DDRII SRAM能够满足下一代40Gbps"56Gbps路由器/交换机的全部要求，因此，大部分网络应用都在缓慢地向采用QDR/DDR SRAM过渡。此外，由于这些路由器/交换机达到了下一个节点(80Gbps线路速率)水平，所以，QDRII+/DDRII+和 QDRIII/DDRIII SRAM可实现更高的速度和存储密度。除了速度和存储密度之外，QDRII+/DDRII+还具有诸多旨在实现简易型PCB和系统设计的特点。