利用FPGA实现HDB3编解码功能

4 仿真分析

设计的编解码模块是误码检测仪的组成部分，采用Cy-clone系列FPGA(EPlC3T144C8)实现电路的核心功能，该器件拥有近3 000个逻辑单元，可满足整个系统设计的要求。

4．1 HDB3编码模块仿真分析

对该HDB3编码模块进行仿真验证，图6是仿真波形图，仿真时钟频率为32 MHz，Codein表示待编码的输入信号，输入的二进制代码为：101011000001100001；VBcodeout是插入V码和B码后的输出，观察波形发现，在A和B位置插入“11”作为V码，在C位置插入B码：Codeout是单双极性变换后波形，“10”表示正电平，“01”表示负电平．从波形可看出实现了正负交替；Pos_rzhdb3out和Neg_rzhdb3out是最终的归零码输出。该HDB3编码模块正确实现编码功能。

4．2 HDB3解码模块仿真分析

采用一个伪随机序列发生器产生测试数据，仿真时钟频率为32 MHz。将HDB3编码模块和解码模块相连接，观察输入和输出波形。



图7是仿真波形，其中msequence9是一个周期为511的伪随机序列码，在A时刻产生第1个高电平；将该码输入到HDB3编码模块，完成编码后输入到解码模块中进行解码，decodeout是解码后的输出，从B时刻开始输出解码后的数据，可以发现其波形与输入数据完全相同，因此解码模块实现了 HDB3解码功能。

5 结论

所设计的HDB3编解码模块简单实用，利用FPGA实现HDB3编解码功能具有很强的灵活性，可以集成到不同的通信系统中，提高系统设计的速度。这里所涉及的仿真均为带有时序信息的仿真，仿真时钟频率设为32 MHz，该频率是HDB3码应用的最高频率。目前该编解码模块已成功应用于误码检测仪中，性能稳定可靠。

参考文献

   1. 樊昌信,曹丽娜.通信原理[M].北京:国防工业出版社,2006.
   2. 曹志刚,钱亚生.现代通信原理[M].北京:清华大学出版社,2005.
   3. 李白萍,吴冬梅.通信原理与技术[M].北京:人民邮电出版社,2003.
   4. 夏宇闻.数字系统设计-Verilog实现[M].北京:高等教育出版社,2006.
   5. 黄智伟,王彦,陈琼,等.FPGA系统设计与实践[M].北京:电子工业出版社,2005.
   6. 段吉海,黄智伟.基于CPLD/FPGA的数字通信系统建模与设计[M].北京:电子工业出版社,2004.
   
作者：朱勤为  唐宁  赵明剑 桂林电子科技大学信息与通信学院,广西,桂林,541004
来源：电子设计工程 2009（12）