PCB直角走线，差分走线及其蛇形走线的基本理论

最关注的还是如何确保在实际走线中能完全发 挥差分走线的这些优势。也许只要是接触过 Layout 的人都会了解差分走线的 一般要求，那就是“ 等长、等距”。等长是为了保证两个差分信号时刻保持相 反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反 射。“ 尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都不 是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面 重点讨论一下 PCB 差分信号设计中几个常见的误区。

误区一： 认为差分信号不需要地平面作为回流路径，或者认为差分走 线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对 高速信号传输的机理认识还不够深入。从图 1-8-15的接收端的结构可以看 到，晶体管 Q3,Q4 的发射极电流是等值，反向的，他们在接地处的电流正好 相互抵消（I1=0），因而差分电路对于类似地弹以及其它可能存在于电源和地 平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不 以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单 端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大
的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦
合强，那一种就成为主要的回流通路。 图 1-8-16 是单端信号和差分信号的地 磁场分布示意图。 在PCB 电路设计中，一般差分走线之间的耦合较小，往往只占 10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是
存在于地平面。当地平面发生不连续的时候，无参考平面的区域，差分走线之 间的耦合才会提供主要的回流通路，见图 1-8-17 所示。尽管参考平面的不连 续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号 的质量，增加 EMI，要尽量避免。也有些设计人员认为，可以去掉差分走线下 方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是 不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成 EMI 辐 射，这种做法弊大于利。

误区二： 认为保持等间距比匹配线长更重要。在实际的 PCB 布线中，往往不能 同时满足差分设计的要求。由于管脚分布，过孔，以及走线空间等因素存在， 必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的 部分区域无法平行，这时候我们该如何取舍呢？在下结论之前我们先看看下面 一个仿真结果。 从上面的仿真结果看来，方案 1 和方案 2 波形几乎是重合的，也就 是说，间距不等造成的影响是微乎其微的，相比较而言，线长不匹配对时序的 影响要大得多（方案 3）。再从理论分析来看，间距不一致虽然会导致差分阻 抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是 很小的，通常在 10%以内，只相当于一个过孔造成的反射，这对信号传输不会 造成明显的影响。而线长一旦不匹配，除了时序上会发生偏移，还给差分信号 中引入了共模的成分，降低信号的质量，增加了 EMI。 可以这么说， PCB 差分走线的设计中最重要的规则就是匹配线长，其 它的规则都可以根据设计要求和实际应用进行灵活处理。

误区三： 认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们 的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对 外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的，但不是绝对 的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要 再让通过彼此的强耦合达到抗干扰和抑制 EMI 的目的了。如何才能保证差分走 线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之 一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过 4 倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离 也可以起到很好的屏蔽作用，这种结构在高频的（10G 以上）IC 封装 PCB 设 计中经常会用采用，被称为 CPW 结构，可以保证严格的差分阻抗控制 （2Z0），如图 1-8-19。 差分走线也可以走在不同的信号层中，但一般不建议这种走法，因 为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪 声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能 力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率 （GHz 以下），EMI 也不会是很严重的问题，实验表明，相距