基于信号完整性分析的高速数字PCB的设计方法
集成电路,若无法得到厂家的IBIS模型,还可以依据芯片引脚的功能选用相似的或缺省的IBIS模型。当然,也可以通过实验测量来建立简化的IBIS模型。
对于PCB板上的传输线,在进行信号完整性预分析及解空间分析时可采用简化的传输线SPICE模型,而在布线后的分析中则需要依据实际的版图设计使用完整的传输线SPICE模型。
5. 设计方法与现有EDA软件的结合
目前在PCB设计业还没有一个集成的EDA软件来完成上述的设计方法,因此必须通过一些通用的软件工具的结合来实现。
运用通用的SPICE软件(如PSPICE,HSPICE等),对分立、无源器件和PCB上的传输线建立SPICE模型,并调试验证。
将已经获得的各元器件及传输线的SPICE/IBIS模型加入到通用的信号完整性分析软件中,如SPECCTRAQuest、HyperLynx、Tau、IS_Analyzer等,建立信号在PCB板上的SI分析模型,并进行信号完整性的分析计算。
运用SI分析软件自带的数据库功能,或使用其它通用的数据库软件,对仿真运算的结果进行进一步整理和分析,搜寻理想的解空间。
将解空间的边界值作为PCB电路设计的依据和版图设计的约束条件,采用通用PCB设计的EDA软件,如OrCAD、Protel、PADS、PowerPCB、Allegro和Mentor等来完成PCB电路设计和版图设计。
当PCB版图设计完成后,可以通过上述版图设计软件将实际设计线路的参数(如拓扑结构、长度、间距等)自动或手动地提取出来,送回到前面的信号完整性分析软件进行布线后的SI分析,以验证实际设计是否符合解空间的要求。
当PCB板制造出来后,还可通过实验仪器的测量来验证各模型及仿真计算的正确性。
本文小结:
该设计方法对于高速数字PCB板的设计开发具有很强的实用意义,不仅能够有效地提高产品设计的性能,而且可以大幅缩短产品开发周期,降低开发成本。可以预见,随着信号完整性分析的模型以及计算分析算法的不断完善和提高,基于信号完整性计算机分析的PCB设计方法将会越来越多地应用于电子产品设计之中。
PCB 集成电路 电路 电压 总线 电子 仿真 PIC Verilog 模拟电路 半导体 VHDL EDA Protel PADS PowerPCB Allegro Mentor 相关文章:
- Cadence 推出创新的FPGA-PCB协同设计解决方案(04-25)
- 高速PCB布线实践指南(11-01)
- PCB抄板/设计原理图制成PCB板的过程经验(02-04)
- IBIS 模型:利用 IBIS 模型研究信号完整性问题(08-08)
- 巧妙的线路板布线改善蜂窝电话的音质(11-01)
- PCB反设计系统中的探测电路(02-18)