微波EDA网,见证研发工程师的成长!
首页 > 微波射频 > 微波器件设计 > 高性能RF调制器促成多载波通信发送器设计

高性能RF调制器促成多载波通信发送器设计

时间:06-08 来源:mwrf 点击:

声电平。这对射频调制器提出了很高的要求,MAX2022的宽频带和大动态范围可以支持这样的系统设计。

图7所示是在UMTS波段产生的单载波、双载波以及4载波WCDMA的ACLR性能。基于超宽的动态范围,MAX2022可以在非常宽的输出功率范围维持良好的ACLR。图中还提供了噪声性能,以说明在指定的ACLR指标下所能提供的动态范围。例如,对于-28dBm/载波的4载波WCDMA信号,ACLR可以达到66dB,输出噪声基底为-173.5dBm/Hz。

图7. 1、2或4载波WCDMA信号的ACLR和噪声性能

图7. 1、2或4载波WCDMA信号的ACLR和噪声性能

MAX2022的良好性能同样可以用来产生其它类型的调制,例如OFDM、QAM等。在CDMA2000和TD-SCDMA系统中可以支持到9载波。一系列的硬件配置可以实现任何调制方式。

系统级设计

高度集成的MAX2022的接口设计使它对外围辅助电路的要求非常少,降低了系统成本。内部匹配的本振缓冲器和平衡变换器设计允许在-3dBm到+3dBm的低本振功率水平使用单端本振接口。集成的射频平衡变换器允许50Ω阻抗匹配的单端射频输出。基带信号的I和Q分量输入采用差分输入接口,具有44Ω内部阻抗匹配。这些特性使得芯片可以直接与高性能的电流输出DAC连接,不需要中间缓冲放大器。按照MAX2022的性能指标,要找到一个不降低器件自身性能的外部基带放大器很困难。幸运的是,在MAX2022应用配置中,这些基带放大器并不是必须的。图8提供了一个DAC与MAX2022终端接口的推荐电路。50Ω到地的电阻提供了适当的DAC端接,20mA典型值的峰值电流可对应产生0dBm的基带输入。

图8. DAC与基带输入接口

图8. DAC与基带输入接口

为确保MAX2022的性能指标,必须进行仔细的系统级设计。图9是一个推荐配置,带有数字预失真能力的4载波WCDMA调制。图中标出了该电路每一级的输出信号电平、噪声电平以及ACLR。

图9. Tx信号分析

从DAC开始,我们要求一个可以产生50MHz带宽的器件,并且ACLR远远优于这个设计的目标值65dB,同时噪声和杂散电平要比较低。MAX5895是一个可以满足这些要求的器件。关键的DAC指标是4载波工作下的ACLR,以及噪声和杂散电平。在这个应用中推荐使用内插式DAC,这类DAC能够在相对较低的输入数据速率下运行在较高输出采样率。这时,插值滤波器的衰减很关键,因为DAC后续的低通滤波器对临近插值镜频分量没有足够的衰减。内插式DAC会在基带输入数据速率的整数倍处产生镜频分量。如果没有在调制器的输入级消除这些分量,镜频分量会在调制器的输出产生严重的边带。MAX5895 95dB内插镜频抑制对于这类应用非常理想。这从根本上降低了DAC后续滤波器的复杂性。

从调制器输出可以看出,调制器输出信号电平为每载波-28dBm,共计-22dBm。调制器性能决定ACLR为+66dB (DAC指标对其没有限制)。然而,噪声基底已经从调制器的-174dBm/Hz增大到-170dBm/Hz。这是由级联的DAC噪声电平造成的。因此,为了得到最优的设计,必须仔细的选择线路中的每个单元。

RF放大器需具有非常低的噪声系数和适当的OIP3,避免级联ACLR的劣化。如果增益为12dB,这一级的OIP3最好大于+30dBm。选择高OIP3的输出级可以避免级联ACLR的劣化。可以选用射频可调增益放大器MAX2057,它能够调节整个环路的增益。+37dBm的OIP3确保级联ACLR保持在+65dB。

当每载波维持在-139dBc/Hz的噪声基底时,此发送器应可以产生+65dB的ACLR。这样的噪声基底和杂散电平是在没有射频滤波器的情况下得到的。可以在多波段系统中采用相同的硬件配置,不需要作任何改动。

结论

新型调制器MAX2022使发送设备能够达到一个新的水准。可以构成零中频和镜频抑制方案。利用该器件可以很容易地改善系统指标、降低成本,实现一个灵活的发送器架构,帮助设计人员提高发送器的设计效率。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top