Xilinx All Programmable RFSoC 背景资料

耗和封装尺寸，还能大大缩短开发时间。

功耗降低达 50%

从初步测量结果来看，功耗削减效果明显。在典型 4 路发送、4 路接收（4Tx/4Rx）天线配置中，分立式 ADC 和 DAC 的功耗明显降低，以至于从Table 1中看功耗降低了 40%，8Tx/8Rx 系统的功耗降低了 50%。

表1：利用集成子系统为数字无线电（带 DPD）降低功耗

封装尺寸减小多达 75%

尺寸减小的程度随收发器和天线数量而增加，因为可以避免使用更多转换器。商用器件中，典型 RF ADC 或 DAC 每通道占位面积可高达 15x15mm。4Tx4Rx 无线电架构中的面积节省约 50%，对于更大的无线电架构，如Figure 2中所示的 8Tx/8Rx 而言，优势会显著增加，为完全部署的多通道系统实现 75% 以上的面积节省。考虑到有多个子阵列的 128Tx/128Rx 系统会在5G 中普遍存在，因而占位面积节省量将会非常可观。鉴于单个天线单元非常小，可用面积很有限，对于需要 10、20 或 30 多个器件的原型而言，需要大幅缩减占位面积。

图5：8Tx8Rx 无线电架构的封装尺寸缩减

直接 RF 采用的价值

除了尺寸、功耗和生产力优势以外，另一个不能低估的因素是基于领先的直接 RF 采样技术的转换器子系统本身的优势。这种现代化的采样方法可"直接"对进入/流出的 RF 信号进行采样，无需事先用模拟器件做任何信号调节。

迄今为止，大部分系统都采用称为中频（IF 或 Zero-IF）采样的模拟化方案，需要将原始信号下变频到 ADC 支持的采样频率。下变频电路包含混频器、高质量振荡器以及其他模拟器件。模拟电路相对来说不太灵活，需要高度专业化的设计和复杂的器件选择。

直接 RF 采样中，可直接对流入的 RF 信号采样，无需事先进行下变频。信号被数字化之后，利用数字信号处理技术在更为灵活的可编程数字域中完成下变频和信号处理。这些 RF ADC 支持更高的采样率，由于数字域有更好的滤波技术，因此能够更好地在动态范围、信号质量（信噪比）和信号带宽之间进行权衡。

赛灵思通过 SoC 集成使此方案更进一步，在数字域实现了完全灵活性，同时让无线电处理与天线的距离更近。由于能利用同一器件满足不同的 Tx/Rx 天线配置和不断演变的标准，因此移动设备厂商可以对市场变化和机遇做出快速响应。很明确，在 5G 环境下，没有哪种单一类型的无线电技术能满足下一代无线电接入网络的多样化需求。

图 6：直接 RF 采样和 SoC 集成

完整的数据转换器子系统实现灵活性

RF 数据转换器子系统包括混频器、数控振荡器、抽取/插值，以及针对每个通道的其他数字信号处理技术——支持用于 IQ 处理的复信号。转换器具备 5G 所需的高采样率、大动态范围和分辨率。有些情况下，数字下变频（DDC）无需 FPGA 资源，数据直接进入逻辑架构。

图7：RFSoC 中的集成 RF 子系统

与分立式 RF 器件的对比以及 16nm FinFET 的优势

直接RF采样已经逐渐采用。事实上，因为IF采样可以提升面积及功耗效率，这种传统方法依然使用普遍。这些解决方案一般用在较老的芯片工艺（例如 65nm）上，且成本低。鉴于 RF 设计界对传统模拟使用模型更加熟悉，因此这很可能是最适合的方案。

仍被认为是"高端"的分立式直接 RF 数据转换器通常基于更先进的工艺节点。虽然直接RF具有更强的灵活性，但由于需要更高的采样率，作为具有丰富数字处理能力的分立器件，可能具有超过模拟实现的功耗缺点。

如下图所示，尽管直接 RF 采样独立的灵活性优势实实在在，随着分立器件的递增和权衡取舍，优势更为明显。同时，要达到 5G，无线制造商需要的不仅仅是逐渐改进。对功耗和尺寸削减以及灵活性而言，最有意义的飞跃是全系统集成。通过将 RF 前端和无线电前端结合到相同数字域，系统和模拟设计就会变得更加灵活。实际上，集成使 RF 采样成为更适合采用的技术，使行业朝完全软件无线电又迈进一步。

由于基于台积电（TSMC）先进的 16nm FinFET 工艺（具备出色的模拟特性），RFSoC 中转换器子系统本身实现了出色的单位功耗性能。通过将 RF 子系统和整个信号链构建在先进的 CMOS 上，RFSoC 开创性地将摩尔定律应用于模拟域。

图8：针对 5G 无线的数据转换器比较

赛灵思 RF模拟集成经验

高性能 ADC/DAC 在 2012年就被集成到了 7 系列 FPGA中——RFSoC 之前的产品。经过验证、特性描述和客户确认，测试芯片能够消除 JESD204 接口，展现出了灵活性优势，生产力优势，以及实现通道数量的扩展。概念验证可指导以应用为重点的 All Programmable RFSoC 开发方案。