集成带通滤波器的高中频采样接收机前端

RADC + 2RKB）

4. 选择放大器外部串联电阻RRA。如果放大器差分输出阻抗在100 Ω至200 Ω范围内，RA 应小于10 Ω。如果放大器输出阻抗为12 Ω或更低，RA应介于5 Ω和36 Ω之间。

5. 选择 ZAAFL ，使放大器获得的总负载ZAL最适合通过以下公式选择的特定差分放大器：

ZAL = 2RA + ZAAFL

6. 使用下式计算滤波器源阻抗

ZAAFS = ZO + 2RA

7. 利用滤波器设计程序或表格，以及源阻抗ZAAFS 、负载阻抗 ZAAFL、滤波器类型、带宽和阶数，设计滤波器。实际使用的带宽比应用的通带所需带宽高出10%，以确保频率范围内的平坦度。

经过上述初步计算，须了解电路的下列项目。

1. CAAF3 值必须至少为10 pF，比 CADC大数倍。这样可将滤波器对CADC波动的敏感度降至最低。

2. ZAAFL与ZAAFS 之比不可高于约7，使滤波器在大多数滤波器表和设计程序的限值内。

3. CAAF1 值必须至少为5 pF，以尽可能降低对寄生电容和元件波动的敏感度。

4. 电感 LAAF必须为合理值，至少为数nH。

5. CAFF2 和 LAAF1 必须为合理值。有时电路仿真器会使这些值太低或太高。为使这些值更合理，只需保持同样的谐振频率并将这些值与更好的标准值元件相比。

在某些情况下，滤波器设计程序可提供一个以上独特解决方案，特别是对于更高阶滤波器。应始终选择采用最合理元件值组合的解决方案。另外应选择结束于分流电容的配置，以便分流电容与ADC输入电容组合。

电路优化技术和权衡

本接口电路内的参数具有高互动性；因此优化电路的所有关键规格（带宽、带宽平坦度、SNR、SFDR和增益）几乎不可能。不过，通过变更RA 和RKB，可以最大程度地减少通常发生于带宽响应内的信号尖峰。

RA 值也会影响SNR性能。更大值在降低带宽峰化的同时倾向略微提高SNR，因为驱动ADC满量程需要更高信号电平。

选择ADC输入端的 RKB 串联电阻以尽量减少任何残余电荷注入（从ADC内部采样电容）造成的失真。增加此电阻也倾向减少带内的信号尖峰。

不过，增加 RKB 会增加信号衰减，因此放大器必须驱动更大信号才能填充ADC的输入范围。

为优化中心频率，通带特性、串联电容、CAAF2可在小范围内变动。

ADC的输入端接电阻RTADC 通常选择为使净ADC输入阻抗介于200 Ω和400 Ω之间，是大多数放大器的典型特性负载值。选择的数值太高或太低都可能对放大器的线性度造成不利影响。

上述因素的权衡可能有些困难。本设计中，每个参数权重相等；因此所选值代表了所有设计特征的接口性能。某些设计中，根据系统要求，可能会选择不同的值，以便优化SFDR、SNR或输入驱动电平。

本设计的SFDR性能取决于两个因素：放大器和ADC接口元件值，如图1所示。

请注意，本设计中的信号与0.1 μF电容进行交流耦合，以阻挡放大器、其端接电阻和ADC输入之间的共模电压。有关共模电压的更多信息，请参阅AD9642数据手册。

无源组件和PCB寄生效应考虑

该电路或任何高速电路的性能都高度依赖于适当的印刷电路板（PCB）布局，包括但不限于电源旁路、受控阻抗线路（如需要）、元件布局、信号布线以及电源层和接地层。高速ADC和放大器PCB布局的详情请参见指南 MT-031 和 MT-101 for。此外，请参考 CN-0227 和 CN-0238。

对于滤波器内的无源元件，使用低寄生表面贴装电容、电感和电阻。所选电感来自Coilcraft 0603CS系列。滤波器使用的表贴电容为5%、C0G、0402型，以确保稳定性和精度。

常见变化

AD9643是AD9642的双通道版本。

如需较低的功耗和带宽，还可使用 ADA4950-1和/或 ADL5561/ ADL5562 。这些元件与之前列举的单通道元件引脚兼容。

电路评估与测试

本电路使用修改的AD9642-250EBZ电路板和基于HSC-ADC-EVALCZ FPGA的数据采集板。这两片板具有对接高速连接器，可以快速完成设置并评估电路性能。修改的AD9642-250EBZ板包括本笔记所述的评估电路，HSC-ADC-EVALCZ数据采集板与VisualAnalog®评估软件一起使用，此外还使用SPI控制器软件来适当控制ADC并采集数据。AD9642-250EBZ板的原理图、BOM和布局请参见User Guide UG-386。CN-0279设计支持包中的readme.txt说明了对标准AD9642-250EBZ板做出的修改。应用笔记AN-835详细说明了如何设置硬件和软件，以运行本电路笔记所述的测试。