微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 高速PCB设计的EMI抑制探讨

高速PCB设计的EMI抑制探讨

时间:03-02 来源:本站整理 点击:

  前面我们从理论上分析了EMI的产生情况,并主要从系统设计方面考虑了很多实际采用的抑制EMI的手段和方式,这节里我们将针对高速PCB设计,来分析如何进行EMI控制。

  1 传输线RLC参数和EMI

  对于PCB板来说,PCB上的每一条走线都可以有用三个基本的分布参数来对它进行描述,即电阻,电容和电感。在EMI和阻抗的控制中,电感和电容的作用很大。

  电容是电路系统存储系统电能的元件。任何相邻的两条传输线之间,两层PCB导电层之间以及电压层和周围的地平面之间都可以组成电容。在这些所有的电容中,传输线和它的回流电流之间组成的电容数值最大,也数量最多,因为任何的传输线,它都会在它的周围通过某种导电物质形成回流。根据电容的公式:C=εs/(4kπd),他们之间形成的电容的大小和传输线到参考平面的距离成反比,和传输线的直径(横截面积)成正比。我们都知道,如果电容的数值越大,那么他们之间存储的电场能量也越多,换句话说,他往外部泄露系统能量的比率将更少,那么这个系统产生的EMI就会得到一定的抑制作用。

  电感是电路系统中存储周围磁场能量的元件。磁场是由流过导体的电流产生的感生场。电感的数值表示它存储导体周围磁场的能力,如果磁场减弱,感抗就会变小,感抗变大的时候,磁场就会增大,那么对外的磁能量辐射也会变大,即EMI值越大。所以,如果系统的电感越小,那么就能对EMI进行抑制。在低频情况下,如果导体变短,厚度变大,变宽的时候,导体的电感就会变小,而在高频情况下,磁场的大小则和导线及其回流构成的闭环面积的函数,如果把导线与其回路靠近,由于回流和本身电流大小相等(在最佳回流状态)方向相反,所以两者产生的磁场就会相互抵消,降低了导体的感应电感,所以,保持导体上电流和其最佳回流路径,能够一定程度的减小EMI。

  而在一个实际电路中,导线的电容和电感是融合为一体的,我们如果只分析电容或者只考虑电感都有些片面,所以我们引入阻抗。阻抗是传输线上输入电压对输入电流的比率值(Z0=V/I)。导线和回路之间的阻抗是导线及其回路之间电感和电容的函数,阻抗ZO等于(L/C)1/2。。

  通过前面的分析和阻抗ZO的公式,从抑制EMI角度上来说,我们希望阻抗越小越好。当阻抗比较小即电容较大和电感较小的时候,我们只要保持电路的正常布线,使电流保持最佳回流路径,就可以使EMI控制在最小。而当电容变小,电感变大,将会使系统屏蔽电磁场能量的能力下降,外泄电磁场能量增加,EMI变大。

  2叠层设计抑制EMI

  从前面的分析可以看到,低阻抗的参考平面在抑制EMI中起着至关重要的作用,因而我们在进行叠层设计时,应该特别注重参考平面层的安排。对于PCB板上的信号走线来说,好的分层应该是让所有的信号层两边紧挨着电源层或者接地层;从电源来看,好的分层是应该把电源与接地层相邻,且电源和接地层的距离尽可能的小,尽量保证电源和地层上的低阻抗。随着信号频率的不断提高,一般只有6层板以上的多层PCB板才能起到良好的EMI抑制效果。下面,我们以6层板为例,对不同的PCB迭层设计方案的性能优劣做一些比较。

  

  图1 六层PCB的两种典型叠层设计

  六层PCB的叠层设计通常有两种方案(如图1所示)。对于第一种方案,我们可以把电源和地分别放在第3和第4层,这一设计虽然电源覆铜阻抗低,但是由于第1层和第6层为信号层,其电磁屏蔽性能差,导线上的很大一部分磁场都要辐射到外界,换句话说,信号电流和回流信号中,一个处于屏蔽范围内,而另一个却有一半处于屏蔽范围外,一个处于屏蔽范围之内,这样其实增加了差模EMI。但是如果两个外层上的信号线数量最少,走线长度很短(短于信号最高谐波波长的1/20),则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔),则对差模EMI的抑制特别好。而且我们还可以条件允许的情况下,在信号层的每一层靠边处铺设一圈铜,并且在1/20波长的间距内打控,也能很好的防止EMI的泄漏.如前所述,要将铺铜区与内部接地层多点相联。第二种方案就是将电源和地分别放在第2和第5层,虽然抑制了绝大部分差模EMI,但由于电源覆铜阻抗高,对减少共模EMI辐射的效果不好。此外,从信号阻抗

  控制的观点来看,这一做法也是非常有利的,因而该方案成为目前应用最广泛的六层板设计方案。

如果我们能够有能力将所有的信号走线完全分布在两层内进行,那么我们可以采用其它更优化的叠层设计:将第1和第6层(两个表层)铺地,第3和第4层设置为电源和地。信号线

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top