牛叉的硬件工程师会做到哪些细节？

导读

完成一个大的硬件工程，需要考虑的事情很多。所以，这对工程师的要求就高了些。且看下面是一个很牛叉的硬件工程师做的分享，希望能帮助到各位。

一、成本

现象一程序只要稳定就可以了，代码长一点，效率低一点不是关键。

点评：CPU的速度和存储器的空间都是用钱买来的，如果写代码时多花几天时间提高一下程序效率，那么从降低CPU主频和减少存储器容量所节约的成本绝对是划算的。CPLD/FPGA设计也类似。

现象二面板上的指示灯选什么颜色呢?我觉得蓝色比较特别，就选它吧

点评：其它红绿黄橙等颜色的不管大小(5MM以下)封装如何，都已成熟了几十年，价格一般都在5毛钱以下，而蓝色却是近三四年才发明的东西，技术成熟度和供货稳定度都较差，价格却要贵四五倍。目前蓝色指示灯只用在不能用其它颜色替代的场合，如显示视频信号等。

现象三这点逻辑用74XX的门电路搭也行，但太土，还是用CPLD吧，显得高档多了

点评：74XX的门电路只几毛钱，而CPLD至少也得几十块，(GAL/PAL虽然只几块钱，但公司不推荐使用)。成本提高了N倍不说，还给生产、文档等工作增添数倍的工作。

现象四我们的系统要求这么高，包括MEM、CPU、FPGA等所有的芯片都要选最快的

点评：在一个高速系统中并不是每一部分都工作在高速状态，而器件速度每提高一个等级，价格差不多要翻倍，另外还给信号完整性问题带来极大的负面影响。

现象五这板子的PCB设计要求不高，就用细一点的线，自动布吧

点评：自动布线必然要占用更大的PCB面积，同时产生比手动布线多好多倍的过孔，在批量很大的产品中，PCB厂家降价所考虑的因素除了商务因素外，就是线宽和过孔数量，它们分别影响到PCB的成品率和钻头的消耗数量，节约了供应商的成本，也就给降价找到了理由。

二：低功耗设计

现象一我们这系统是220V供电，就不用在乎功耗问题了

点评：低功耗设计并不仅仅是为了省电，更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低，器件寿命则相应延长(半导体器件的工作温度每提高10度，寿命则缩短一半)。

现象二这些总线信号都用电阻拉一下，感觉放心些

点评：信号需要上下拉的原因很多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安级，现在的系统常常是地址数据各32位，可能还有244/245隔离后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电的观念来对待这几瓦的功耗)。

现象三这款FPGA还剩这么多门用不完，可尽情发挥吧

点评：FGPA的功耗与被使用的触发器数量及其翻转次数成正比，所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。

现象四这些小芯片的功耗都很低，不用考虑

点评：对于内部不太复杂的芯片功耗是很难确定的，它主要由引脚上的电流确定，一个ABT16244，没有负载的话耗电大概不到1毫安，但它的指标是每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻)，即满负荷的功耗最大可达60*16=960mA，当然只是电源电流这么大，热量都落到负载身上了。

现象五降低功耗都是硬件人员的事，与软件没关系

点评：硬件只是搭个舞台，唱戏的却是软件，总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的，如果软件能减少外存的访问次数(多使用寄存器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它针对具体单板的特定措施都将对降低功耗作出很大的献。

三：系统效率

现象一这主频100M的CPU只能处理70%，换200M主频的就没事了

点评：系统的处理能力牵涉到多种多样的因素，在通信业务中其瓶颈一般都在存储器上，CPU再快，外部访问快不起来也是徒劳。

现象二CPU用大一点的CACHE，就应该快了

点评：CACHE的增大，并不一定就导致系统性能的提高，在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE，数据CACHE即使打开也只局限在部分存储空间，如堆栈部分。同时也要求程序设计要兼顾CACHE的容量及块大小，这涉及到关键代码循环体的长度及跳转范围，如果一个循环刚好比CACHE大那么一点点，又在反复循环的话，那就惨了。

现象三这么多任务到底是用中断还是用查询呢?还是中断快些