微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > 运放中的那些坑——第一篇

运放中的那些坑——第一篇

时间:07-31 来源:硬件十万个为什么 点击:

1、运放十坑之一——轨到轨

 

运放输出电压到不了电源轨的这种明坑踩了后,我选择了轨到轨的运放,哈哈,这样运放终于可以输出到电源轨了。高兴的背后是一个隐蔽大坑等着我:

 

看看我常用的某公司对轨到轨运放产品的介绍:"高速(>50MHz)轨到轨运算放大器支持以更低的电源电压、更接近供电轨的摆幅和更宽的动态范围工作。"看到没有:

"以更低的电源电压、更接近供电轨的摆幅和更宽的动态范围工作。"

"更接近供电轨的摆幅"

"更接近"

"接近"

。。。

 

看一个轨到轨运放的手册:

输出电压的确是到不了电源的5V,why?

运放的输出级可以简化为下面这种的结构形式:

由于MOS管有导通电阻,当流过电流时,导致了电压降,因此,当负载越大时,导通压降越大,输出电压越不能达到轨。

 

所以说,轨到轨运放不是完全的可以使输出到达电源值,要使用的时候,还需要看负载和温度(影响导通电阻阻值)的关系来决定输出能达到多大电压。

2、运放十坑之二——不可忽略的输入偏置电流

 

设计了一个分压电路,理论上输入1V,输出2V,可是一测,总是多了近6,7百个mV。这要是进12位3V量程ADC,可是要吃掉600多个码。

原来运放正向输入端和反向输入端由于TVS漏电流和管子输入偏置电流,导致了两个输入端存在输入偏置电流(而且由于没有任何一个器件和另外一个器件一模一样,这两者输入偏置电流还不尽相同);这两个偏置电流会与外部电阻一起形成偏置电压后,输出到后端,形成误差。如果你不巧选择了一个基于BJT设计的运放,它具有较大的输入偏置电流,就会造成很大的后级误差。如下图这种运放,真是"岂止于大,简直是莽"。

下面假设,两个输入端的输入偏置电流相同。

对于,正向输入端来说,Ib+带来偏置电压几乎等于0,而对于反向输入端来说,Ib-带来的偏置电压等于350mV(计算时,假设Vout接地,相当于R1//R2)。因此,需要的是在正向输入端增加一个电阻,来补偿反向输入端带来的误差。

正如前文所述,正反相输入偏置电流不尽相同,补偿只能减小失调电压,而正反相输入偏置电流差也称为失调电流。在进行高精度或小信号采样时,可以选用低失调电流运放,因为加入补偿电阻,也代入了一个新的噪声源,要慎重加入。

偏置电流是运放的主要误差之一,在之后的坑中,还会介绍一些影响后级的误差源。

 

3、运放十坑之三——快速下降的PSRR

 

当我是个菜鸟工程师的时候,做运放设计从来不考虑PSRR,当听说过PSRR之后,每次选运放都会在成本控制基础上选择一个有较高PSRR的运放。

 

比如这款运放PSRR达到了160dB:

根据计算公式:

即使电源电压在4.5V-5.5V区间内发生变化,电源对运放输出的影响只有10nV。

 

很可惜,这个指标是指电源电压的直流变化,而不包括电源电压交流的变化(如纹波),在交流情况下,这个指标会发生非常大的恶化。Spec.里面提到的只是直流变化,交流变化在后面图示里面,一般情况下,非资深工程师对待图示都是滑滑地翻过去。

如果运放电路使用了开关电源,又没有把去耦、滤波做得很好的话,后级输入精度会受到极大的影响。来看,同一款运放的交流PSRR。

对于500kHz开关频率的纹波,PSRR+恶化到只有50dB,假设纹波大小为100mV,那么对于后级的影响恶化会达到0.3mV。对于很多小信号采集的应用来说,这个误差是不可接受的。因此,有些应用场景甚至会在运放电源入口做一个低通滤波(请注意电阻功耗和电阻热噪声)。

 

 4、运放十坑之四——乱加的补偿电容

 

以前有个"老工程师"对我说,反馈电路加个电容,电路就不会震荡。一看到"震荡"这么高大上的词语,我当场就懵逼了,以后所有的电路都并一个小电容,这样才professional。

直到一天,我要放大一个100kHz(运气很好,频率还没有太高,不然电压反馈运放都没法玩)的信号,也是按照经验并上一个电容,然后。。。信号再也没有正常。。。因为,并上了这个电容反馈阻抗对于100kHz的信号变成了只有不到200Ω,导致放大系数变化。

 

然,这还不是关键,问题在于:真的需要一个补偿电容吗?

 

首先,运放内部存在一个极点(把它想成就是RC低通造成的),它会造成相位的改变,最大到-90°:

 

如果再增加一个极点呢,它又会再次对相位进行改变,最大还

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top