详细解析差分滤波器：性能 原理 应用 电路图 设计

考虑使用电容作为第一元件和最后元件会更好。另外，第一电容和最后电容的容值调谐速率（至少0.5 pF）必须高于混频器或IF放大器的输出阻抗以及ADC输入阻抗的容值。否则，调谐滤波器响应将非常困难。

　　带通滤波器设计

　　在通信系统中，当IF频率相当高时，需要滤除某些低频杂散，例如半IF杂散。为此需设计带通滤波器。对于带通滤波器，低频抑制和高频抑制不必对称。设计带通抗混叠滤波器的简单方法是先设计一个低通滤波器，然后在滤波器最后一级的分流电容上并联一个分流电感，用以限制低频成分（分流电感是一个高通谐振极点）。如果一级高通电感还不够，可在第一级分流电容上再并联一个分流电感，从而更好地抑制低频杂散。增加分流电感之后，再次调谐所有元件以获得正确的带外抑制规格，然后最终确定滤波器元件值。

　　注意，对于带通滤波器，一般不建议使用串联电容，因为这会增加调谐和调试的难度。电容值通常相当小，会受到寄生电容很大的影响。

　　应用示例

　　以下是ADL5201和AD6641间滤波器设计的示例。ADL5201是一款高性能IF数字控制增益放大器（DGA），针对基站实IF接收机应用或数字预失真（DPD）观测路径而设计。它具有30 dB增益控制范围，线性度极高，OIP3达到50 dBm，电压增益约为20 dB。 AD6641是一款250 MHz带宽DPD观测接收机，集成一个12位500 MSPS ADC、一个16，000 × 12 FIFO和一个多模式后端，允许用户通过串行端口检索数据。该滤波器示例是一个DPD应用。

　　下面是取自一个实际通信系统设计的一些带通滤波器规格：○中心频率：368.4 MHz○带宽：240 MHz○输入和输出阻抗：150 Ω○带内纹波：0.2 dB○插入损耗：1 dB○带外抑制：30 dB（614.4 MHz时）

　　要完成该示例设计：

　　从单端低通滤波器设计开始（参见图16）。

　　图16.单端低通滤波器

　　将单端滤波器变为差分滤波器。源阻抗和负载阻抗保持不变，所有电容并联，所有串联电感减半并放在另一差分路径中（参见图17）。

　　图17.采用理想元件的差分低通滤波器

　　用实际值优化元件的理想值（参见图18）。

　　图18.采用实际值的差分低通滤波器。

　　对于子系统级仿真，应在输入端增加 ADL5201 DGA S参数文件，并使用压控电压源来模拟滤波器输出端的 AD6641 ADC。为将低通滤波器变为带通滤波器，增加两个分流电感：L7与C9并联，L8与C11并联。C12代表AD6641输入电容。R3和R4是放在AD6641输入端的两个负载电阻，用作滤波器的负载。AD6641输入为高阻抗。调谐后的情况参见图19。

　　采用理想元件的仿真结果如图20所示。

　　图20.采用理想电感的滤波器传输响应。

　　用实际器件（例如Murata LQW18A）的电感S参数文件代替所有理想电感。插入损耗比使用理想电感略高。仿真结果略有变化，如图21所示。

　　图21.采用Murata LQW18A电感的滤波器传输响应。

　　差分滤波器布局考虑

　　成对差分走线的长度须相同。此规则源自这一事实：差分接收器检测正负信号跨过彼此的点，即交越点。因此，信号须同时到达接收器才能正常工作。

　　差分对内的走线布线须彼此靠近。如果一对中的相邻线路之间的距离大于电介质厚度的2倍，则其间的耦合会很小。此规则也是基于差分信号相等但相反这一事实，如果外部噪声同等地干扰两个信号，则其影响会互相抵消。同样，如果走线并排布线，则差分信号在相邻导线中引起的任何干扰噪声都会被抵消。

　　同一差分对内的走线间距在全长范围内须保持不变。如果差分走线彼此靠近布线，它们将影响总阻抗。如果此间距在驱动器与接收器之间变化不定，则一路上会存在阻抗不匹配，导致反射。

　　差分对之间的间距应较宽，以使其间的串扰最小。

　　如果在同一层上使用铜皮铺地，应加大从差分走线到铜皮铺地之间的间隙。推荐最小间隙为走线宽度的3倍。

　　图19.差分带通滤波器。

　　在靠近差分对内偏斜源处引入少量弯弯曲曲的校正，从而降低这种偏斜（参见图22）。

　　图22.使用弯曲校正

　　差分对布线时，应避免急转弯（90°）（参见图23）。

　　图23.避免90°弯曲

　　差分对布线时，应使用对称布线（参见图24）。若需要测试点，应避免引入走线分支，而且测试点应对称放置（参见图25）。

　　图24.对称布线指南

　　图25.避免走线分支

就降低对滤波器元件值的要求，减少印刷电路板（PCB）上的调谐工作量而言，寄生电容和电感应尽可能校与滤波器设计中的电感设计值相比，寄生电感可能微不足道。寄生电容对差分IF滤波器更为重要。IF滤波器设计中的电容只有几pF。如果寄生电容达到数十分之