Xilinx可编程逻辑器件设计与开发（基础篇）连载4：2.1 Spartan

2.1.1 可配置逻辑模块（CLB）

Spartan-6每个CLB模块里包含两个SLICE。CLB通过交换矩阵和外部通用逻辑阵列相连，如图2-1和图2-2所示。底部的SLICE标号为SLICE0，顶部的SLICE标号为SLICE1。两个SLICE没有直接连接。

每个SLICE包含4个LUT和8个存储单元。这些基本单元能提供逻辑和ROM功能。有些SLICE，称为SLICEL，除了具有逻辑和ROM功能之外，还包含了算术进位链和多路复用器。SLICEM包含进位链、多路复用器、查找表LUT和可变长度的移位寄存器。
在Spartan-6中，大约50%的SLICE为SLICEX，它不具有存储功能，也没有进位链；25%为SLICEL，它也不具有存储功能，但包含进位链；剩下的25%为SLICEM，它具有存储/移位寄存器功能，也包含进位链。注意XC6SLX4不含SLICEL。
所有CLB的功能是相同的，能够完成表2-2中的配置。

每个CLB SLICE包含逻辑函数发生器、存储元件、多功能多路复用器、位逻辑和算术逻辑单元（MULT_AND）等资源，下面分别介绍。