Xilinx可编程逻辑器件设计与开发(基础篇)连载38:Spartan
【Show Definition】窗口
图10-21 【Show Source】窗口
图10-22 【Show Hierarchy】窗口
3. 检查RTL原理图。在图10-19所示RTL视图中选中实例化模块iwb_biu,在鼠标右键弹出菜单中选择【Schematic】命令,打开图10-23所示的【RTL Schematic】原理图窗口,窗口中显示了所选实例的原理图。
图10-23 【RTL Schematic】窗口
在【RTL Schematic】窗口,分别双击iwb_biu的biu_cyc引脚(外部和内部),则biu_cyc引脚的源和负载会显示出来,如图10-24所示。
在【RTL Schematic】窗口,选择图中的MUX,单击鼠标右键选择【Show Source】命令,会打开MUX在源文件中位置。
在【RTL Schematic】窗口,单击鼠标左键,按住不放,从左下方拖拉到右上方,松开左键,图中所显示的图就会缩小一些,向相反的方向拖拉,图就会放大一些,放大/缩小倍数取决于拖拉位移的大小。
图10-24 【RTL Schematic】窗口
图10-25 【RTL Schematic】查找对话框
4. RTL原理图中查找命令的使用。
在【RTL Schematic】视图窗口,运行【Edit】→【Find】命令,打开图10-25所示查找对话框,按图中所示设置各选项,单击【OK】按钮。可以找到设计中用到的所有BRAM资源,如图10-26所示,用右键弹出菜单可以定位每一个BRAM在不同的设计文件中的位置。
5. 检查RTL资源统计结果。
在RTL网表列表窗口,选择TOP顶层文件,这时,在网络列表属性窗口可以看到TOP的相关属性,包括,RTL资源的使用、RTL层次资源、存储资源、原语统计、接口网络数和时钟报告。如图10-27所示。
图10-26 BRAM 查找结果交叉探测
图10-27 RTL 资源统计
6. RTL 的DRC 检查。
运行【Tools】→【Run DRC】打开RTL DRC 设置对话框,如图10-28 所示。使用默认设置,单击【OK】按钮,开始DRC 检查。
运行结束,DRC 检查结果如图10-29 所示,图中,错误标识为红色,警告标识为橙色,信息标识为黄色。选择最后一个LATCH 的警告RPLD #1,【Violation Properties】窗口显示相应的信息,并出现一个蓝色的链接,单击此链接,RTL 网表窗口会出现相应的实例,选择此实例,右键菜单可以将此实例定位到多个文件中,如【RTL Schematic】窗口。
图10-28 RTL DRC 检查设置对话框
图10-29 DRC 结果
7. 配置多个综合策略。
对RTL 源码进行综合时,需要设置综合属性,例如综合时是以速度为目标,以面积为目标,还是以功耗为目标,综合时是否使用DSP48 资源,状态机用哪种编码方式等,这些属性的设置会影响综合过程,产生不同的综合结果。综合策略是指由多个综合属性的不同设置组成的不同综合方式,以指导综合工具按照这些综合方式对源码进行解析。接下来简单介绍在PlanAhead 中是如何应用多种综合策略的。
运行【Tools】→【Run Multiple Strategies】,打开【Run Multiple Strategies】对话框,单击【Next】,打开图10-30 所示【Set Up Synthesis Runs】对话框,使用默认值。
在图10-30 中,单击【Next】打开图10-31 选择综合策略对话框,在此窗口单击【More】会增加一个综合策略,单击浏览按钮,弹出图10-32 所示对话框,在此对话框中可以选择综合策略。
图10-32中有已经存在的几种不同的综合策略,对每种综合策略,都有简短的描述,以说明此种综合策略的作用。在右键弹出菜单中选择【Edit Strategy】,打开图10-33所示对话框,在这里可以看到每一种综合策略是由哪些属性组合而成的。除了PlanAhead软件提供的综合策略,用户还可以创建自定义综合策略。
图10-30 【Set Up Synthesis Runs】对话框
图10-31 选择综合策略对话框
图10-32 选择综合策略
图10-33 PlanAhead策略属性对话框
在图10-31 中单击【More】两次,单击浏览按钮选择不同的综合策略,设置好的策略窗口如图10-34 所示。共设置了3 个综合策略, synth_1(IOB 打包, 优化时序) 、synth_2(PlanAhead 默认设置)、synth_3(面积优化)。单击【Next】按钮,进入图10-35 启动选项设置对话框,选择【Do not launch now】,先不运行多策略进程。这里重点介绍操作流
程。
图10-34 设置好的综合策略
图10-35 启动选项设置
在随后出现的对话框中,单击【Next】、【Finish】退出综合策略设置。PlanAhead 窗口最下方会增加【Design Runs】对话框,选择一个【Runs】进程,这时在属性窗口会出现图10-36 所示【Synthesis Run Properties】窗口,单击其中的【Options】选项卡,在这里可以
- 可编程逻辑控制器(PLC)基本操作及功能简介(03-07)
- 基于可编程逻辑器件的数字电路设计(10-16)
- 基于CPLD的机载雷达控保系统设计与实现(10-29)
- 德州仪器可编程逻辑和自动化控制器(PLC/PAC)解决方案(11-03)
- 基于Xilinx(赛灵思) CPLD的看门狗电路设计(10-09)
- 莱迪思技术专家分享:基于FPGA的视频监控时代(02-21)