FPGA的系统架构组成和器件互联问题

　　通常来讲，"一个好汉三个帮"，一个完整的嵌入式系统中由单独一个FPGA使用的情况较少。通常由多个器件组合完成，例如由一个FPGA+CPU来构成。通常为一个FPGA+ARM，ARM负责软件配置管理，界面输入外设操作等操作，FPGA负责大数据量运算，可以看做CPU的专用协处理器来使用，也常会用于扩展外部接口。常用的有ARM+FPGA，DSP+FPGA，或者网络处理器+FPGA等种种架构形式，这些架构形式构成整个高速嵌入式设备的处理形态。

　　不得不说的是，随着技术的进步，现在CPU中集成的单元也随之增加，例如TI的"达芬奇"架构的处理器内部通常由ARM+DSP构成。同时异构的处理器形态业逐渐流行，如ARM9+ARM7的结构。这类一个主要处理系统（ARM9）外带辅助处理系统（ARM7）的设计，同样成为现在处理器设计的流行方向。主处理系统运行嵌入式操作系统，而辅助处理单元则专注某一些的专用领域的处理。这些系统的应用减少了FPGA作为CPU协处理单元的领域。因为毕竟FPGA 相比ARM等流行嵌入式处理器价格要相对较高。

　　在这种情形下，FPGA的厂商似乎也感受到了压力，不约而同推出了带ARM硬核的FPGA，例如ALTERA的和XILINX的ZYNQ和ALTERA的SOC FPGA。这是即是互相竞争的需要，也是同众多CPU厂商一掰手腕的杰作。即使在这两种在趋势下，经典的处理器+FPGA的设计仍然可看做为高性能嵌入式系统的典型配置。

　　经典的处理器+FPGA的配置中有多种的架构形式，即多个处理器单元，可能是ARM，MIPS，或者 DSP，FPGA也可能是多片的配置，具体架构形式于具体处理的业务相关和目标设备的定位也相关。因为FPGA作为简单业务流大数据量的处理形态仍然是 CPU无可比拟的优势，FPGA内部可以开发大量业务数据并行，从而实现高速的数据处理。

　　在实现高速处理方面，CPU的另一个发展趋势是多核，多核处理器也能处理大数据量的业务的并行，例如业界TERILA已推出64核的多核处理器，采用MIPS处理器，通过二维MASH网络连接在一起，形成NOC的结构。在性能上已经和现有的高速FPGA的处理能力上不相上下。但是多核处理器的不得不说的问题就是，同一业务流分配到多核处理上后，如需交互，例如访问同一资源，就会造成读写的缓存一致的问题，解决的这一问题的天然思路是加锁，即在变量访问上加自旋锁，但是带来的问题就是处理性能的急剧下降。而FPGA无论并行处理和同一变量的访问，都可以变成工程师的设计水平的问题，没有原理性的挑战。

　　FPGA的几种热门应用

　　没有一种器件可以满足全人类的众多需求，因此不用担心FPGA没有用武之地。必定是一系列产品的组合。下面主要介绍一下FPGA可以作为现今热门场景的几种应用。

　　（1）网络存储产品，特别是现在的NAS，或者SAN设备上，其存储的时间、接口、安全性等都要求较高，而FPGA无论处理性能还是扩展接口的能力都使其在这一领域大有作为。现在高端FPGA单片就可以扩展32个或者更多4G或者8G的FC接口。并且其协议处理相对的固定，也使FPGA在这一领域有大量的可能应用。

　　（2）高速网络设备，现在高速网络设备10G、40/100G以太网设备领域，同样FPGA也是关键的处理部件。特别是IPv6的商用化及大数据对于基础设施的高要求，都使这一领域的处理应用会逐渐广泛，这一领域通常是高速网络处理器（NP）+FPGA的典型架构。

　　（3）4G等通信设备，对于新一代通信基站的信号处理，FPGA+DSP阵列的架构就是绝配。特别是在专用处理芯片面世之前，这样的架构可以保证新一代通信基础设施的迅速研发和部署。

　　没有完美的架构，只有合适的组合，各种芯片和架构都是为应用服务，互相的渗透是趋势，也是必然。FPGA相对处理器的可编程领域，仍然属于小众（虽然人数也不少）。但是正像一则笑话所说：大腿虽然比根命根子粗，但决没有命子重要。这算开个玩笑。FPGA的实现为以后的芯片化留下了许多可能和想象空间，从而在应用大量爆发时通过芯片化来大幅降低成本，这这也正是其他可编程器件所不能比拟的。

　　FPGA与各组成器件之间互联

　　系统架构确定，下一步就是FPGA与各组成器件之间互联的问题了。通常来说，CPU和FPGA的互联接口，主要取决两个要素：

　　（1）CPU所支持的接口。

　　（2）交互的业务。

通常来说，FPGA一般支持与CPU连接的数字接口，其常用的有EMIF，PCI，PCI-E，UPP，网口（MII/GMII/RGMII），DDR等接口。作为总线类接口，FPGA通常作为从设备与CPU连接，CPU作为主设备通过访问直接映射的地址对FPGA进行访问。根据是否有时钟同步，通常总线访问分为同步或异步的总线，根据CPU外部总线