布线工程师如何充分“掌控”时钟信号?
时间:02-21
来源:安森美半导体公司
点击:
以及用于门控逻辑、通过寄存器和跨域关系的详细信息能够直接移植到CTS工具中。然后布线工程师将自已判断要使用的缓冲器类型、优化迭代及间距、屏幕和金属层等布线要求。
在插入时钟树之前,能够使用走线来确保存在旨在用于平衡的端点。还能够提示及评估门控逻辑、时钟树根排除的分支、IO端点以及重汇聚实例。
时钟树可能仅包含缓冲单元或是系列反相器。如今的大多数技术拥有特别的时钟缓冲及时钟反相单元,这些单元提供平衡的上升及下降时间,以帮助确保占空比不被损及。还可以整合其他要求,如时钟树中等级或各个时钟单元的最大扇出。
结论
除了上文探讨的所有因素,布线工程师很可能还会尝试有时钟门控意识的布局、时钟布线指引及平面布局调整。CTS替代通常在极少调整歪曲率、延迟及过渡目标的情况下运行。试错法帮助提供极佳的协调。如果前工序理解CTS如何工作且在最开始就沟通时钟结构,那么布线工程师将能够更加得心应手地接手任务。日程中原本计划用于CTS的时间就可以用于微调及改善"你的时钟",而非简单地尝试将其插入到"我的布线"。
- 轻松实现PL“打包”PS的功能(02-09)
- 花样广告灯电路设计(08-22)
- DDR布线在PCB设计应用,你怎么看?(08-26)
- 串行外围设备接口应用及设计详解(09-16)
- Protel软件在电路设计中的应用(02-28)
- PCB布线技术中的抗干扰设计(03-08)