LED大屏幕控制电路设计方案研究

一块或几块》LED块，灵活性强，便于扩展，同时减轻了主CPU的负担，提高了点阵的刷新频率。

　　图3 多CPU控制电路结构示意图

　　在多画面显示的大屏幕设计中，这种方案较为理想，对不同的显示画面采用单独的子CPU进行列扫描，再通过主CPU进行统一的行扫描，虽然控制电路使用的元件较多，但电路结构简单，易于实现。

　　2.2 基于CPLD/FPGA的控制电路设计方案

　　频图像信号频率高：数据量大，要求实时处理，加之LED大屏幕电路的数字逻辑相当复杂，采用CPLD/FPGA设计控制电路，可以简化系统结构，便于调试。 图4是CPLD/FPGA设计控制电路的原理图。采用CPLD/FPGA器件对其中的同步控制、主从控制、读写控制和灰度调制等大量电路进行了集成，使图像数据处理更为快速，图像更加稳定，而且系统结构紧凑，工作可靠性有所提高。

　　图 4CPLD/FPGA控制电路原理图

　　图4中虚线以外的其它功能模块均有CPLD/FPGA编程实现，将复杂的硬件电路设计通过软件编程来取代。与图2的单片机控制电路对比来看，电路结构明显更简洁，电路的面积减小及可靠性增强，调试也更为简单，由于CPLD/FPGA可以并行处理多个进程，比起单片机对任务的顺序处理效率更高，点阵的刷新频率也随之提高。

　　此外，可编程逻辑器件的片内资源越来越丰富，许多器件内部都集成了RAM块，以Altera公司推出的高性价比FPGA飓风EP1C6为例，它的内部就集成了20块RAM.模块，每块容量为4Kbit，这些RAM块可通过软件设置成单端口RAM.，双端口RAM，FIFO等，满足系统对数据处理的需要。比如在设计灰度调制器时，色彩再现的灰度等级越高，在保持相同的刷新频率的情况下，对数据的处理速度越高，此时，可以将FPGA的内部RAM.块设置成一个双端口RAM.作为灰度调制的缓冲区，在读取帧存储器中的数据的同时，将上次读取的数据进行灰度调制，二者交替进行，加快了数据的处理速率。在显示系统集成度和稳定性要求较高：图像灰度级较多的大屏幕设计中，采用可编程逻辑器件设计控制电路更方便。

　　另有一些控制电路的设计方案综合运用了单片机技术和EDA技术，利用单片机实现数据的处理、存储和通信功能，CPLD/FPGA实现数据的灰度调制、扫描显示等功能。这种方案对单片机和CPLD/FPGA的资源要求都不是很高，电路设计也相对较容易，既保证了显示效果，又节约了设计成本。

　　2.3嵌入式系统在大屏幕设计中的应用

　　由于嵌入式计算机技术具有单片机无法比拟的优点：指令执行速度比普通单片机高一个数量级，支持大容量的存储空间：宽范围的存储器接口类型，高位宽的数据总线，多种外设通信接口，特别是嵌入式操作系统的使用可以更为有效的管理系统资源的分配，通过其高效的调度算法，使得整个应用程序的设计可以采用多任务的方式实现，极大地提高了系统的运行速度和可靠性。 基于Linux的嵌入式系统的控制电路设计如图5所示。

　　图5 基于Linux的嵌入式系统控制电路原理图

　　2.4大屏幕显示的驱动方案

　　LED大屏幕的驱动方案主要有三种#串行控制驱动方式：并行控制驱动方式以及应用高度集成专用芯片驱动。 串行控制驱动方式是将显示的数据通过串行方式送入点阵驱动电路，其特点是线路连接简单，调试方便，单元的可靠性也较高，串行控制驱动方式可选用的芯片有：MC4094，74LS595，9094等，行驱动要求功率较大，一般采用大功率三极管来驱动，行扫描可用三-八译码器等控制，由于串入并出芯片可级联，为LED单元的级联提供了支持。

　　并行控制驱动方式将显示的数据通过并行方式送入点驱动电路，其优点是数据的刷新速率快。 并行驱动方式可选74LS374这类的锁存芯片，采用首尾相连的方式将控制：驱动一并形成。 并行驱动方案控制方便，系统投入成本低。 高度集成的专用驱动芯片例如ZQL9701集行：列控制及一些外围驱动电路于一身，使单元的控制：驱动更为简单，系统的稳定性更为可靠，采用ZQL9701将使系统的显示灰度达到256级，但系统成本较高。 对于中小规模的生产和应用应以前两种驱动方案为主，规模化生产以及要求较高的应用场合可选用专用集成芯片驱动。

　　3 结束语

　　LED大屏幕控制电路的设计方案各具特色，实际工程应用中可根据需要选择不同的设计方案，设计单色及灰度等级不高的大屏幕时，可采用基于单片机的设计方案，要实现高难度图文动态特技显示和多灰度级显示时，则应选择基于可编程逻辑器件的设计方案或基于嵌入式技术的设计方案。