DC/DC转换器的高密度印刷电路板设计

　　在当今这个竞争激烈的时代，产品设计人员面临的挑战是：不仅要紧跟同行步伐，而且要保持领先群雄的地位。这就对那些欲借助差异化产品进行创新的系统设计人员提出了更高的要求。

　　创新的一种重要方法是使用高密度设计。为推出占位面积更小的解决方案，电源系统设计人员现在正集中研究功率密度（一个功率转换器电路每单位面积或体积的输出功率）的问题。

　　高密度直流/直流（dcdc）转换器印刷电路板（pcb）布局最引人瞩目的范例涉及功率级组件的放置和布线。精心的布局可同时提高开关性能、降低组件温度并减少电磁干扰（EMI）信号。请细看图1中的功率级布局和原理图。

　　图1：四开关降压-升压型转换器功率级布局和原理图

　　在笔者看来，这些都是设计高密度dcdc转换器时所面临的挑战：

　　组件技术。组件技术的进步是降低整体功耗的关键，尤其在较高的开关频率下对滤波器无源组件的尺寸减小更是至关重要。例如，功率金属氧化物半导体场效应晶体管（MOSFET）已见证了硅芯片和封装方面的一致进展，其中最值得注意的是采用了极少出现寄生现象的氮化镓（GaN）功率器件。与此同时，磁性组件的性能也得到了单独提升，虽然其速度可能落后于功率半导体组件的性能提升速度。凭借控制集成电路（IC）的谨慎布局（集成式自适应栅极驱动器靠近MOSFET），在很多情况下无需再用功率耗散缓冲器或栅极电阻器组件进行开关节点电压转换速率的调整。

　　散热设计。虽然高密度布局一般有利于提升转换效率，但它可能会形成一个散热性能瓶颈。要在更小的占位空间内实现相同功耗的想法变得站不住脚。组件温度攀升会使较高的故障率和可靠性问题更严重。把外形较纤薄的功率MOSFET放置在pcb顶部（不会被电感器和电解电容器等较厚的组件遮蔽气流）有助于通过对流气流提高散热性能。就图1中的转换器而言，电感器和电解电容器被特意放在了多层pcb的底部，因为如果置于顶部，它们会妨碍热传递。

　　抗EMI性能。EMI合规性是产品设计周期中的一个重要里程碑。高密度设计通常没有多少可用于EMI滤波的空间。但严密的布局可改善辐射发射状况，并对传送进来的干扰产生更强的抵御能力。两个基本步骤是：最大限度地减少载有大di/dt电流的环路面积（见图1中的白色电流路径），并缩减具有高dv/dt电压的表面积（见图1中的覆铜多边形SW1和SW2）。

　　高密度pcb设计流程。显然，对电源系统设计人员来说，培养和磨砺自己的pcb设计技能非常重要。尽管布局的职责往往会委托给布局专家，但工程师仍承担着审查设计并且非正式批准它的最终责任。

　　考虑到这些挑战，笔者最近为EDN撰写了一个详细深入探讨pcb布局、由三部分组成的系列，标题为《dcdc转换器pcb布局》。它包括一系列pcb布局指南，被规整成一个清单，以便在布局过程中帮助设计人员。dcdc转换器pcb设计流程的基本步骤是：

　　1. 选择pcb结构和层叠规范。

　　2. 从原理图中找出大di/dt电流环路和高dv/dt电压节点。

　　3. 进行功率级组件的布局和放置。

　　4. 放置控制IC并完成控制部分布局。

　　5. 进行关键的跟踪布线，包括MOSFET栅极驱动、电流检测和输出电压反馈。

　　6. 设计电源和接地（GND）层。

　　在电路板上具有战略意义的位置灵活部署转换器的能力也很重要 —— 以大电流负载点（POL）模块为例，处于邻近负载的最佳位置可降低导通压降并改善负载瞬态性能。

　　请细看图2中外形微缩的降压型转换器的功率级布局。作为一个嵌入式POL模块实施方案，它采用了一个全陶瓷电容器设计、一个高效屏蔽式电感器、若干垂直堆叠的金属氧化物半导体场效应晶体管（MOSFET）、一个电压模式控制器以及一个具有2盎司覆铜的六层pcb。

　　图2：25A同步降压型转换器pcb布局和实施方案

　　本设计的主要原则是实现高功率密度和低材料清单（BOM）成本。它总共占用的pcb面积为2.2cm2（0.34in2），每单位面积产生的有效电流密度为11.3A/cm2（75A/in2）。3.3V输出时每单位体积的功率密度为57W/in2（930W/in3）。

　　为达到高功率密度，通常的做法是增加开关频率。相比之下，您可通过具有战略意义的组件选择来实现小型化，同时保持300kHz的较低开关频率，旨在减少MOSFET开关损耗和电感器磁芯损耗等与频率成比例的损失。表1列出了本设计的基本组件。

　　表1：POL模块组件、封装大小和推荐的焊盘尺寸

　　高密度pcb设计的价值主张

　　显然，pcb是一个设计中的重要（有时是最昂贵的）组件。为高密度dcdc转换器精心策划并认真实施的pcb布局的价值主张在于：

在空间受限型设计（缩减